异步时钟域之间的数据同步

2021-03-04 23:05

对Verilog仿真过程的理解

2021-02-21 22:04

Verilog中wire、reg关键字使用、过…

2021-02-14 12:06

Verilog中存储器(寄存器数组)定义…

2021-02-13 16:14

Verilog中parameter的用法，`defin…

2021-02-09 12:37

关于FPGA中的锁存器latch

2020-01-05 23:38

同步有限状态机示例2（2段式）

2019-12-29 21:56

Verilog模块声明例化

2019-12-29 14:53

Vivado-HLS学习-复合数据类型

2017-08-02 14:55

Vivado-HLS学习 数据类型转换

2017-08-01 19:37

HLS中ap_[u]fixed(W, I,&nbsp…

2017-08-01 19:22

对ofdm、ofdma、sc-ofdma的理解

2017-06-20 13:47

MATLAB中浮点转定点

2017-05-15 17:00

ise中rom仿真出现的问题及解决方法

2017-03-15 23:26

跨时钟域数据同步示例：边沿检测

2017-03-04 01:04

在时域频域对采样定理的理解

2017-01-26 13:21

dds、MATLAB浮点数定点化、mif文件…

2017-01-16 14:25

FPGA学习笔记--11--异步FIFO的实现

2017-01-06 20:32

并口的时序仿真--异步并口读写FPGA…

2016-12-28 17:14

有关异步FIFO的使用中存在的问题以…

2016-10-12 13:45

[转载]关于滤波器的线性相位——转自…

2016-06-16 16:30