用libero设计了一个FUSION FPGA应用程序，用synplify综合也没有什么问题，但在place and route时出了问题。运行complile后，提醒两个管脚出错。若不锁定这两个管脚，则可以通过。折腾了好多天，终于在网上查到一种解决办法。那就是在synplify界面下，新建一个sdc文件。然后打开该文件，在attribute表单下，将上述两个出错的管脚设为非clkbuf类型，同时enable其它管脚的delay。然后再进入place and route，就通过了！