Verilog的双向IO口的实现
2013-03-06 10:58
稍微探讨一下Quartus的FIFO的使用
2013-01-12 19:54
一个verilog配置引脚的范本
2013-01-11 17:44
使用宏功能模块的方法-如altpll
2012-12-14 14:52
加载中…
加载中…