对带有下降沿触发的电路进行综合

2013-05-31 22:19

Calibre report 详细说明

2013-04-25 10:40

PLL的时序约束

2013-04-17 11:43

深入探讨create_generated_clock

2013-04-17 11:26

门控时钟与多时钟电路的时序约束

2013-04-17 09:31

verilog中的specify时序检测

2013-04-16 14:52