三运放组成的差分放大器电路图及特点
如图所示的同相并联三运放结构，这种结构可以较好地满足上面三条要求。放大器的第I级主要用来提高整个放大电路的输入阻抗。第II级采用差动电路用以提高共模抑制比。

http://www.dz3w.com/pic/010910/5dac12964a47f83cd782d6a32874369e.jpg

图  三运放差分放大电路

电路中输入级由A3、A4两个同相输入运算放大器电路并联，再与A5差分输入串联的三运放差动放大电路构成，其中A1、A2是增加电路的输入阻抗。电路优点：差模信号按差模增益放大，远高于共模成分（噪声）；决定增益的电阻（R1、Rp、R3）理论上对共模抑制比Kcmr没有影响，因此电阻的误差不重要。

三运放差分放大电路特点：

1)高输入阻抗。被提取的信号是不稳定的高内阻源的微弱信号，为了减少信号源内阻的影响，必须提高放大器输入阻抗。一般情况下，信号源的内阻为100kΩ，则放大器的输入阻抗应大于1MΩ。
2)高共模抑制比CMR

;#####################################################################
 ;;;;;;;;;;;;;;;;;;;;;;;;;
 ;;     MODBUS.ASM      ;;
 ;;;;;;;;;;;;;;;;;;;;;;;;;
 PROC    MODBUS,SP0INT
 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
 SP0INT:
          NOP
          PUSH   PSW
          PUSH   ACC
          PUSH   DPH1
          PUSH   DPL1
          JB     SP0_RTC,SP0INT_RECEIVE
          LJMP   SP0INT_SEND
 SP0INT_RECEIVE:
  &n