(2012-05-15 11:33)
双二极管钳位电路的原理
如图，水平的线是受保护的节点。当该点电压超过Vcc+0.7V时，上面的二极管导通；而当该点电压小于-0.7V时，下面的二极管导通。因此，该点电压被钳制在Vcc+0.7V——
-0.7V之间。
(2012-05-14 18:18)
(2012-05-11 17:19)
在输入信号为正弦波时； 饱和失真；通过示波器在输出端观察，会出现顶部削平的波形，一般原因通常都是，静态工作点设置的太高，需要调节三极管基极降低下拉电阻的阻值，或增大上拉电阻的阻值。 截止失真；通过示波器在输出端观察，会出现底部削平的波形，一般原因通常都是，静态工作点设置的太低，需要调节三极管基极增大下拉电阻的阻值，或降低上拉电阻的阻值。
(2012-05-11 11:02)
以最常用的共发射极电路（如图）为例，当输出电压Vout=Vc时，三极管处于截止状态，当输出电压Vout=0.3~0.5V（硅管）时，三极管处于饱和状态，当输出电压Vout处于上述两种情况之间时，三极管处于放大状态。
BJT的开关工作原理：
(2012-05-10 19:20)
采样电阻和HCPL一7840的连接如图2，采样电
阻Rl的正端连接到V．m+，采样电阻的负端连接到
vj。一，把实时的电机电流转化为模拟电压输入芯片；
同时K一和GNDl连接，把供电电源的返回路径又
作为采样线连接到采样电阻的负端，因为电机在工
作时有很大的电流流过采样线路，电路中的寄生电
感会产生很大的电流尖峰，而此种连接能把这些暂
态噪声视为共模信号，不会对采样电流信号形成于
扰；另外，为
(2012-05-05 19:46)
在always语句块中，verilog语言支持两种类型的赋值：阻塞赋值和非阻塞赋值。阻塞赋值使用“=”语句；非阻塞赋值使用“<=”语句。注意，千万不要将这两种赋值方法与assign赋值语句混淆起来，assign赋值语句根本不允许出现在always语句块中。
位于begin/end块内的多条阻塞赋值语句是串行执行的，这一点同标准的程序设计语言是相同的。但是多条非阻塞赋值语句却是并行执行的，这些非阻塞赋值语句都会在其中任何一条语句执行完成之前开始执行。这正是硬件电路的特点，因为实际的逻辑门电路都是
昨日在看分频器的资料，第一次看到一阶（6db/oct），二阶（12db/oct）和三阶（18db/oct）的提法，也是对滤波器来说的。可上学时没听说过这个提法啊，一直就是一阶滤波器的衰减是-20dB/十倍频程,二阶滤波器的衰减是-40dB/十倍频程。所以网上搜了一下，学习！
(2012-04-24 19:34)
一个工作电流在25MA到30MA间的电路能否用稳压二极管供电?
(2012-04-24 16:49)
稳压管不适合并联使用，因为电压不完全一样，并联后两个
加载中…
