分析系统和设备对可编程逻辑器件软件的要求，分析可编程逻辑器件的可行性及风险，提出可编程逻辑器件软件的功能、性能、可靠性和安全性等要求，明确关键等级，确定可编程逻辑器件运行环境。

（1）针对器件可获得性、开发便利性、功耗、时钟频率、芯片资源、抗辐照方法、器件等级、封装方式、工作温度、存储温度、辐照总剂量等系统要求开展必要性与可行性分析；开展风险分析，确认风险项并制定对应的预防措施和应急响应；

（2）分析系统体系结构，确定系统分配给可编程逻辑器件项目的任务要求；（解释：应将任务要求进行概述，并对各子功能进行描述。）

（3）确定关键等级；（解释：根据应用关键级别，确定FPGA关键要求。）

（4）确定功能、性能、接口、功耗、降额、工作条件等技术指标；（解释：性能指标主要指功耗、处理速度、处理时间等方面的要求。）

（5）明确外部接口的通讯协议、电气特征、时序特征等与可编程逻辑器件相关的软件/硬件接口；

（6）确定可靠性和安全性要求，如结构、算法、容错、冗余、抗状态翻转等；

（7）明确关键算法的算法，和技术指标；

（8）明确语言和设计方法约束；

（9）确定资源、时序等余量要求；

（10）明确固化、工作环境要求；

（11）明确实时性、可测试性要求；

（12）明确IP核使用要求；

（13）明确安全保密性、重用、进度、验收与交付、运行与维护、配置管理、质量保证等要求；

（14）明确测试级别、测试内容、测试充分性等测试要求；

（15）编制可编程逻辑器件项目任务书。

       可编程逻辑器件软件任务书（含可行性及风险分析）

 

典型案例：软件与FPGA时序不匹配导致移动电机过流急停。

       控制与驱动组件鉴定件随综合电子单元进行热真空环境试验时，发现主份控制板移动电机异常进入过流急停模式。经分析，控制与驱动组件鉴定件产品中DSP软件对AD574写操作为3个等待周期，即R/W信号宽度为5个指令周期312.5ns，该时间宽度312.5ns满足大于300ns的时序要求。但由于在FPGA01片中CS的译码脉冲宽度由STRB参与，而在插入3个等待周期后STRB信号的脉冲宽度为4个指令周期即250ns。经过译码后的CS信号脉宽T为250ns，比DSP软件设计预计少了一个指令周期62.5ns，不符合大于300ns的要求，导致该问题发生。

       所以，在进行产品设计时，应加强软件、FPGA之间的沟通协调与技术交流，充分考虑软硬件之间，软件与软件之间的接口协调与匹配，确保软硬件设计接口的协调性、匹配性、适应性，确保研制的产品满足规定要求。

 

------------------------

（7）完善验证方案设计；

（8）应标识出未被使用的功能并评估其对安全性的影响；

（9）约束软件的设计、固化和操作，若存在无约束的情况，应评估其对安全性的影响并标识；

（10）详细设计过程中产生的派生需求应反馈至结构设计过程或其他过程评估影响。

 

    可编程逻辑器件软件详细设计说明；

 

------------------------

（1）源代码或原理图；

（2）仿真测试计划、说明、报告；

（3）逻辑综合的门级网表输出文件；

（4）布局布线后的网表输出文件和标准延时格式文件。

 

典型案例：未对外部输入的脉冲信号采用防抖动设计，造成计数结果偏差。

       某控制器，由CPLD对输入的转速脉冲进行计数并供DSP读取，发现转速偶尔不正常。

       CPLD设计中没有考虑外部输入信号存在毛刺，而是直接将输入的转速脉冲作为脉冲计数寄存器的时钟信号，导致计数结果存在偏差。

       对外部输入的脉冲信号应进行防抖动设计，避免毛刺造成错误计数。

 

典型案例：未实现异步复位同步释放，导致发送的时钟缺失。

       在系统联调接口通信时工作不稳定，具体表现为有时能够进行正常的通信，有时在工作过程中出现无时钟输出的情况。

       经过分析，发送时钟采用移位寄存器对主时钟进行3分频，而由于移位寄存器采用了异步复位且释放时未进行同步，导致寄存器初始状态不确定，无法产生分频时钟。

       在异步复位释放时应采用同步释放的方式，即使用同步后的复位信号实现脱离复位的操作，避免异步复位释放时的亚稳态。 
 

------------------