加载中…
个人资料
  • 博客等级:
  • 博客积分:
  • 博客访问:
  • 关注人气:
  • 获赠金笔:0支
  • 赠出金笔:0支
  • 荣誉徽章:
正文 字体大小:

使用Modelsim仿真VHDL程序的步骤

(2013-09-21 20:53:22)
分类: FPGA

功能仿真

1、建立工程 File>New>Project

http://s12/mw690/ba08e8e0gx6CPA7sN3J7b&690

2、新建目标文件或者添加已经存在的文件(源文件.vhd、测试文件.vht、时序仿真延迟信息文件.sdo)

测试文件.vht、时序仿真延迟信息文件.sdo在Quartus ii工程文件的文件夹simulation里面

目标文件和测试文件模板可由Quartus ii生成,生成testbench的步骤为点击菜单栏中processing,选择start,选择start testbench template write。此时会自动生成testbench模板到项目文件夹simulation里面,后缀为.vt

3、编译源文件

Compile all

4、仿真

simulate>Start Simulation

(如果不需要时序仿真,SDF项就不用选择)

在design项选择要仿真的测试文件.vht,SDF项选择时延文件.sdo.

http://s15/mw690/ba08e8e0gx6CPASacjQ4e&690

http://s6/mw690/ba08e8e0gx6CPAXLwfXd5&690

5、波形信号

add> to wave>Signals in Design

6、启动仿真

run

 

http://s12/mw690/ba08e8e0gx6CPBjHSfF9b&690

0

阅读 收藏 喜欢 打印举报/Report
  

新浪BLOG意见反馈留言板 欢迎批评指正

新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 产品答疑

新浪公司 版权所有