立题简介：

内容：回顾FPGA逻辑部分Verilog实验-与非门；

来源：实际得出；

作用：回顾FPGA逻辑部分Verilog实验-与非门；

仿真环境：Quartus II 11.0；

日期：2019-03-30；

=====================分割线========================

立题详解：

本次回顾FPGA逻辑部分Verilog实验-与非门，使用“FPGA芯片”为“EP4CE6E22C8”，价格约“15.00RMB/PCS”，“LEs数目”约为“6272”;

PS：逻辑部分主要有5个：“与门”、“或门”、“非门”、“异或门”、“同或门”；

本次介绍为“与非门”，代码实测可用，简介如下：

i）、“开发环境”：环境为“Quartus II 11.0”；

ii）、FPGA芯片：芯片为“EP4CE6E22C8”，价格约“15.00RMB/PCS”，“LEs数目”约为“6272”;

iii）、“电路描述”：使用电路描述为“组合逻辑电路”；

1、“与非门”实际介绍

首先，对“与非门”代码而言，功能为：检测“a/b按键”的“与非逻辑”，控制“1个LED的亮灭状态”；

原因：之前采用4个LED指示，在RTL级中，视图并不直观，因此改为“1个LED”，在RTL级中表现为“单根线路”；

具体代码如：

module my_nand(in_a,in_b,out_signal);

input in_a;

input in_b;

output out_signal;

assign out_signal = ~(in_a & in_b);

endmodule

如上所示，特别注意其中的写法为：

其中，重点注意2点：

i）、“assign语句”：此处核心字段为“assign”，不为“always”；

ii）、“赋值语句”：此处使用的“赋值方式”为“=”，即“阻塞赋值”，注意区分“<=”(非阻塞赋值)；

其次，RTL级截图如下：

再次，引脚分配如下：