AXIprotocol学习记录(2)——AXI接口信号

标签:
it |
分类: IC设计 |
AXI 接口信号除了全局信号外,其他都按照通道的方式分开。
2.1 全局信号
每一个AXI component使用单个时钟ACLK,所有输入、输出信号用ACLK上升沿同步。master和slave之间的输入输出接口必须不能包含组合逻辑路径(combinatorial paths)。
AXI协议使用一个低有效复位ARESETn,可以是异步复位有效,但是必须ACLK上升沿同步撤离。
复位期间:
master 接口中ARVALID,AWVALID,和WVALID必须为低;
slave 接口中RVALID和BVALID必须为低;
所有其他信号可以是任意值;
复位撤离后,最早的VALID在ACLK上升沿就可以赋值。
2.2 写地址通道信号
2.3 写数据通道信号
2.4 写响应通道信号
2.5 读地址通道信号
2.6 读数据通道信号
2.7 低功耗接口信号