加载中…
个人资料
  • 博客等级:
  • 博客积分:
  • 博客访问:
  • 关注人气:
  • 获赠金笔:0支
  • 赠出金笔:0支
  • 荣誉徽章:
正文 字体大小:

AXIprotocol学习记录(2)——AXI接口信号

(2018-09-02 08:47:41)
标签:

it

分类: IC设计
AXI 接口信号除了全局信号外,其他都按照通道的方式分开。
2.1 全局信号

每一个AXI component使用单个时钟ACLK,所有输入、输出信号用ACLK上升沿同步。masterslave之间的输入输出接口必须不能包含组合逻辑路径(combinatorial paths)。

AXI协议使用一个低有效复位ARESETn,可以是异步复位有效,但是必须ACLK上升沿同步撤离。

复位期间:

master 接口中ARVALID,AWVALID,WVALID必须为低;

slave 接口中RVALIDBVALID必须为低;

所有其他信号可以是任意值;

复位撤离后,最早的VALIDACLK上升沿就可以赋值。

2.2 写地址通道信号
2.3 写数据通道信号
2.4 写响应通道信号
2.5 读地址通道信号
2.6 读数据通道信号
2.7 低功耗接口信号


0

阅读 收藏 喜欢 打印举报/Report
  

新浪BLOG意见反馈留言板 欢迎批评指正

新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 产品答疑

新浪公司 版权所有