不知道各位同学有没有发现什么规律？在设置multicycle时到底应该是-start参数还是-end参数呢？如果不想每次都按照原理去推演一遍过程，可以这么简单的记忆：multicycle设置总是相对参考于较快频率的时钟。比如：慢钟到快钟，则-end；快钟到慢钟，则-start。如果src和dst时钟频率一致，那其实设置-start或-end则其实不重要。

multicycle约束需要谨慎，并非简单是N拍变化一次的数据或者静态配置的数据就可以设置multicycle，而是要从设计上确认是否可以设置multicycle。设计上按照N拍采数来设计，如增加valid或en信号控制，则这种情况下可以设置；若没有valid或en信号，单纯是N拍变化一次的数据则不能设置，因为后级电路每拍都会采样，如果设置multicycle按照多拍收时序，则存在亚稳态的风险；静态配置信号，一般不能设置multicycle，除非存在全局使能控制信号，在所有静态配置信号配置完成后，使能该信号，同时确保该信号是经过同异步处理的，则上述静态配置信号可以设置multicycle或者false_path，否则不能设置；静态配置信号，设置false_path或者multicycle的前提是不会影响后级电路的功能，至多是早一拍或晚一拍采样，不应该影响功能。

CDC和亚稳态：
https://aijishu.com/a/1060000000146410

https://blog.csdn.net/zgezi/article/details/107040231

https://blog.csdn.net/qq_32355037/article/details/124571258

跟老李一起学习芯片设计-- CDC的那些事（1）