标签:
数字电路60进制同步加法计数器设计仿真multisim |
分类: 实验报告 |
60进制同步加法计数器设计
试用同步加法计数器74LS161(或74LS160)和二4输入与非门74LS20构成百以内任意进制计数器,并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路,为同步加法计数器提供时钟输入信号。例如,采用同步加法计数器74LS 161构成60进制加法计数器的参考电路如图2所示。
http://s3/middle/7bf0c30f4a66cbfc050c2&690
图2
分析整个电路,可以将所需的逻辑功能设计过程分为三个部分,即加法计数器的设计,555定时器组成的多谐振荡器的设计,以及LED数码管显示进制的设计。
1.
74LS161为十六进制四位二进制加法计数器,异步清零,同步置数。
http://s11/middle/7bf0c30f0770adfff2eda&690设计60进制的加法计数器,采用清零法。60用二进制表示为0011 1100,因为是异步清零,当计数器从零开始计数时,计数到0011 1100时异步清零即可。要用到两片74LS161,需要两计数器进行级联,采用同步并行级联方式。其中ET和EP都接高电平。低片计数到1100,且高片计数到0011时异步清零,用四输入与非门连接,输出接到http://s10/middle/7bf0c30f4a66cc017a2f9&690端。逻辑电路为:
2.
所给器件中有510K电阻2个,用来做多谐振荡器的外接电阻,电容选用103电容,则多谐振荡器的周期为:
http://s13/middle/7bf0c30f4a66cc02f54ac&690
则用555构成的多谐振荡电路为:
http://s8/middle/7bf0c30f4a66cc0591da7&690
3.
将两片74LS161的输出端接到数码管的输入端,即可显示计数进制。LED数码管内部已经集成电阻,所以外部不需要再连接电阻。数码管显示为十六进制,六十进制计数范围为0http://s6/middle/7bf0c30f4a66cc0d1ce75&6903B。
4.
分析整个电路可知,在电路通电之前,74LS161的清零端可以认为是低电平,而其清零方式又是异步清零,所以可以认为74LS161在通电前一直处于清零状态。因此,采用此法电路的初始状态一定是0,故此法不需要预清零。
在Multisim中仿真后,用逻辑分析仪对555定时器的输出以及两片74LS161的输出进行分析,得到如下时序图。
http://s2/middle/7bf0c30f0770ae01db951&690
整个实验电路图为:
其他设计方案
74LS161置数法
上面所示为用74LS161清零法,也可以用置数法。
采用置数法时,因为74LS161同步置数,计数进制为60(0011 1100)进制,所以当计数器从零开始计数,到59(0011 1011)则置数0000 0000,等到下一个时钟上升沿到达时,计数器清零。
555定时器与LED部分与第一种方法相同。
则计数器部分逻辑电路为:
http://s5/middle/7bf0c30f4a66cc1c40ff4&690此外,还可以采用其他芯片,如74LS90实现计数功能。