在7系的FPGA中，ISERDESE2是一个专属的serial-to-parallel转换器。它有特定的时钟和logic特性，用于促进高速source-synchronous应用的实现。在设计deserializers时，简化了额外的时钟复杂性。

ISERDESE2特性包括了：

• Dedicated deserializer/serial-to-parallel converter

 ISERDESE2并行器可以激活高速data传输而不需要FPGA满足input data的频率。此转换器可以支持single data rate(SDR)或者double data rate(DDR)。在SDR模式中，serial-to-parallel转换器创建一个2-，3-，4- ，5-，6-，7-或者8-bit宽的并行word。在DDR模式中，在使用一个ISERDESE2时，转换器创建一个4-，6-，8-bit宽的word模式，在使用两个ISERDESE2串联时时，转换器创建10-或者14-bit宽的并行word。

• Bitslip submodule

   Bitslip附属模块允许设计者将要进入FPGA的平行数据序列重新排序。此功能可以用于包含了training pattern 的training source-synchronous接口。

• Dedicated support for strobe-based memory interfaces

   ISERDESE2包含了专属回路(包括了OCLK input pin)来处理在ISERDESE2 block中的的strobe-to-FPGA clock domain。此功能可以简化实现过程和得到更高的性能。

下图是ISERDESE2的结构图。

http://s11/mw690/001ZrwTjgy6P94uMWr81a&690SelectIO Logic Resources--ISERDESE2(1)" TITLE="7系 SelectIO Logic Resources--ISERDESE2(1)" />

下图是在7系FPGA的ISERDESE2原语。