Verilog 中位拼接运算符{}的用法_yebai445791253

http://blog.sina.com.cn/u/1820028675

首页博文目录关于我

个人资料

微博

加好友发纸条

写留言加关注

博客等级：
博客积分：

博客访问：
关注人气：
获赠金笔：0支
赠出金笔：0支
荣誉徽章：

正文字体大小：大中小

Verilog 中位拼接运算符{}的用法

(2013-03-10 11:10:41)

标签：

fpga

verilog

it

分类： Verilog

在Verilog HDL语言有一个特殊的运算符:位拼接运算符{}.用这个运算符可以把两个
或多个信号的某些位拼接起来进行运算操作。其使用方法如下:
http://www.starskeys.com/blogcn/upload/1046.jpg

即把某些倍号的某些位详细地列出来，中间用逗号分开.最后用大括号括起来表示一个
整体信号，例如:
http://www.starskeys.com/blogcn/upload/1047.jpg
也可以写成为:
http://www.starskeys.com/blogcn/upload/1048.jpg
在位拼接表达式中不允许存在没有指明位数的信号。
这是因为在计算拼接信号的位宽的大小时必需知道其中每个信号的位宽。

位拼接也可以用重复法来简化表达式，如下所示:
http://www.starskeys.com/blogcn/upload/1049.jpg
位拼接还可以用嵌套的方式来表达，如下所示:
http://www.starskeys.com/blogcn/upload/1050.jpg
用于表示重复的表达式必须是常数表达式，如上例中的4和3.

转自http://www.starskeys.com/blogcn/ICSJ1/146.html

阅读┊ 收藏 ┊ 喜欢 ▼ ┊打印┊举报/Report

前一篇：关于Verilog中case casex casez的综合的不同点synthesis difference

后一篇：Verilog内置门元件

新浪BLOG意见反馈留言板　欢迎批评指正