加载中…testbench 产生激励的一些描述方式
(2012-11-28 15:07:36)
标签：
it |
分类： Verilog |
产生激励的一些描写方式
（1）产生时钟的几种方式：
（a）使用initial方式产生占空比50％的时钟
initial
begin
Clk = 0 ;
# delay ;
forever
# (period/2)
end
注意一定要给时钟赋初始值，因为信号的缺省值为z，如果不赋初值，则反相后还是z，时钟就一直处于高阻z状态。
（b）使用always方式
initial
Clk= 0 ;
always
# (period/2)
(c)使用repeat产生确定数目的时钟脉冲
initial
begin
Clk = 0 ;
repeat ( 6 )
# (period/2)
Clk
= ~ Clk ;
end
该例使用repeat产生 3个时钟脉冲，产生的波形如下：
http://s10/mw690/6c7b6f0307b2760a62ba9&690产生激励的一些描述方式" TITLE="testbench
（d）产生占空比非50%的时钟
initial
Clk = 0 ;
always
begin
# 3
Clk=~Clk;
#2
Clk=~Clk;
end
http://s13/mw690/6c7b6f034cf89d261d5dc&690产生激励的一些描述方式" TITLE="testbench (2)产生复位信号的几种形式
（a）异步复位
initial
begin
Rst = 1 ;
# 100 ;
Rst = 0 ;
# 500 ;
Rst ＝ 1 ；
end
(b)同步复位信号
initial
begin
Rst = 1 ;
@( negedge Clk) ; //等待时钟下降沿
Rst = 0 ;
# 30 ;
repeat（3）@( negedge Clk) ; //等待3个时钟下降沿
Rst = 1 ;
end
喜欢
0
赠金笔
后一篇：关于Verilog综合