加载中…
个人资料
夜猫pcb工作室
夜猫pcb工作室
  • 博客等级:
  • 博客积分:0
  • 博客访问:961
  • 关注人气:34
  • 获赠金笔:0支
  • 赠出金笔:0支
  • 荣誉徽章:
正文 字体大小:

Allegro Desgin Compare的用法与网表比较。

(2011-11-08 21:44:45)
标签:

allegro

杂谈

分类: PCB技术

Allegro中自带有Design Compare工具,利用它可以比较明了的看到线路的差异。当然也可以通过SKILL进行比较,不过我们的目的是要善用Allegro,其它的方法暂且不提。
一,打开需要进行的比较的BRD文件,执行Tools > Design Compare , 因为是基于JAVA,所以要等一下,如下图:http://s7/middle/7293033fta4a0c98c1706&690

二,此时在BRD目录下会生成同名的XML文件。然后点击File > Import  选择需要比较的netlist文件(本例中使用netlist格式为allegro.dll Or telesis.dll)。: j/ E. r: |- e8 F/ G
左边窗口为当前BRD文件NETLIST目录树,右边为导入的NETLIST目录树。直接点击各个结点,左右窗口会自动同步。黄色代替NET中PIN有差异,绿色为OK,红色表示NET名差异。

http://s5/middle/7293033fta4a0d04053b4&690
三,如果需要查看特定的OBJECT,可使用FIND与Filter功能,

http://s12/middle/7293033fta4a0d54eaf2b&690

http://s10/middle/7293033fta4a0d7fb2f59&690

四,生成REPORT,直接执行TOOLS > Comparison Report ,选择保存目录即可。

0

阅读 收藏 喜欢 打印举报/Report
  

新浪BLOG意见反馈留言板 欢迎批评指正

新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 产品答疑

新浪公司 版权所有