104就是0.1uF
这是根据电容的滤波原理来确定的
电容对于交流电来说是有一个阻抗的,阻抗XC,XC=1/(2*PI*F*C)
PI是圆周率,F是交流电的频率,C是电容的容量,
从这个公式可以看出,C的值越大,产生的阻抗就越小,但实际情况却并不完全是这样的,电容C越大,漏电电流就越大,对于高频的阻抗却越大
这样,问题就来了,实际的电路中,想XC越小,那么C的值就得取得越大
但C越大,实际的XC却又大了,注意这说的XC是实际的XC,而不是公式中的XC
这样就得到了一个不算规律的规律:在某个频率段,滤波电容的容量大多是某个固定的电容量
那么,104对于50HZ左右的就是一个非常好的滤波效果
如果是开关电源,那就不会单单用104一个了,会用到103,102,101好几个电容,因为开关电源的频率是比较高的,电源中又有市电的影响
这样你就会看到好几个小电容并联的滤波电路了

以下出自这里

去面试的时候，人家问我芯片附近放置的电容是多少？我说是0.1uF,他又问我，为什么选取0.1uF,我说参考别人的原理图，大部分都是这么做的，他又问我，为什么是0.1uF???而不是0.01uF?或1uF，有什么理论依据吗？问的我哑口无言。

回去后，我在网上搜了一下，发现了一篇好的文章链接如下：http://www.21ic.com/jichuzhishi/analog/questions/2013-12-05/197635.html，也不知道这是不是原始的链接。

先来看看电容，电容的作用简单的说就是存储电荷。我们都知道在电源中要加电容滤波，在每个芯片的电源脚放置一个0.1uF的电容去耦。等等，怎么我看到要些板子芯片的电源脚旁边的电容是0.1uF的或者0.01uF的，有什么讲究吗。要搞懂这个道道就要了解电容的实际特性。理想的电容它只是一个电荷的存储器，即C。而实际制造出来的电容却不是那么简单，分析电源完整性的时候我们常用的电容模型如下图所示。

http://img.blog.csdn.net/20150417212303061?watermark/2/text/aHR0cDovL2Jsb2cuY3Nkbi5uZXQvY3lmaGFu/font/5a6L5L2T/fontsize/400/fill/I0JBQkFCMA==/dissolve/70/gravity/Center104的电容值是" />

图中ESR是电容的串联等效电阻，ESL是电容的串联等效电感，C才是真正的理想电容。ESR和ESL是由电容的制造工艺和材料决定的，没法消除。那这两个东西对电路有什么影响。ESR影响电源的纹波，ESL影响电容的滤波频率特性。

我们知道电容的容抗Zc=1/ωC，电感的感抗Zl=ωL,( ω=2πf),实际电容的复阻抗为

Z=ESR+jωL-1/jωC= ESR+j2πf L-1/j2πf C。可见当频率很低的时候是电容起作用，而频率高到一定的时候电感的作用就不可忽视了，再高的时候电感就起主导作用了。电容就失去滤波的作用了。所以记住，高频的时候电容就不是单纯的电容了。实际电容的滤波曲线如下图所示。

http://img.blog.csdn.net/20150417212406241?watermark/2/text/aHR0cDovL2Jsb2cuY3Nkbi5uZXQvY3lmaGFu/font/5a6L5L2T/fontsize/400/fill/I0JBQkFCMA==/dissolve/70/gravity/Center104的电容值是" />

然后，又看了一下，网易公开课的麻省理工公开课：电路和电子学，彻底理解了，

参见上图，我们想要的最好的滤波效果是在“谷”底，就是曲线凹进去的尖尖，在这个尖尖的时候，滤波效果做好，当我们的芯片IC内部的逻辑门在10-50Mhz范围内执行的时候，芯片内部产生的干扰也在10-50Mhz,（比如51单片机），仔细看上图的曲线，0.1uF电容 （有两种，一种是插件，一种是贴片）的谷底刚好落在了这个范围内，所以能够滤除这个频段的干扰，但是，看清楚，是但是，当频率很高的时候（50-100Mhz），就不是那么回事了，这个时候0.1uF电容个滤波效果就没有0.01uF好了，以此类推，频率再高，选用的滤波电容的量级还要变小，具体怎么参考呢?参考如下

DC-100K 10uF以上的钽电容或铝电解

100K-10M 100nF(0.1uF)陶瓷电容

10M-100M 10nF(0.01uF)陶瓷电容

>100M 1nF(0.001uF)陶瓷电容和PCB的地平面与电源平面的电容

所以，以后不要见到什么都放0.1uF的电容，有些高速系统中这些0.1uF的电容根本就起不了作用。