在数字系统中应用大量的逻辑门电路，采用分立元件焊接成门电路，不仅体积大，而且焊点多，易出故障，使得电路可靠性下降。集成门电路是通过特殊工艺方法将所有电路元件制造在一个很小的硅片上，其优点是体积小、重量轻、功耗小、成本低、使用起来焊点少、可靠性提高。DTL （ Diode Transistor Logic 二极管三极管逻辑）门电路是集成电路的早期产品，具有线路简单、成品率高等优点，缺点是速度较慢。于是发展起来一种新的电路形式一 TTL （ Transistor Transistor Logic 三极管三极管逻辑）门电路。 CT74/54TTL 系列也称 TTL 标准系列，第一个字母 C 代表中国； T 代表 TTL ； 74 代表标准 TTL 民用系列； 54 代表标准 TTL 军用系列。

2.3.1 TTL 与非门电路电路结构

以 CT7400 型集成电路为例，它包括四个相同的 2 输入与非门，其中一个，如图 2.9 所示。

file:///C:/Documents%20and%20Settings/Administrator/Local%20Settings/Temporary%20Internet%20Files/Content.IE5/GZ7BTEC5/webteaching02303%5B1%5D.jpg

中间级包括 VT 2 管及电阻 R 2 、R 3 。主要作用是将 VT 2的基极电流放大，以增强对输出级的驱动能力。其电路结构是共射组态的基本放大电路。

输出级由 VT 5 、 VT 3 、 D 4 、 R 4 等元器件组成。由下述分析可知，图 7.14 与非门电路的输出级只有两种稳定工作状态： VT 5 导通， VT 3 、 D 4 截止，输出为低电平； VT 5 截止， VT3 、D4 导通，输出为高电平。这种输出级的电路结构形式也称作图腾柱输出级（ Totem post ）。

2.3.2 电路的逻辑功能

CT7400 是一个与非门，由上节可知当它的全部输入端是高电平时，输出为低电平，这一状态也称为开态；输入端有低电平输入时，输出为高电平，这一状态也称为关态。下面将分别讨论这两个状态。

2.3.2 .1 开态

开态对应所有输入端为高电平，输出为低电平的状态。因为所有的输入端为高电平，即 A =B =1 ，VT1 管的两个发射结都反偏，于是 V CC 通过 R 1 、 VT 1 的集电结向 VT 2 提供基流 I B2 。只要电路参数设计正确， VT2 可饱和， VT2 将 I B2 放大后又可驱动 VT 5 饱和，输出低电平 U OL = U CES5 ≈ 0.3V 。此时

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02304.jpg

如果忽略 VT3的基流，则可认为 I R2 = I C2 ，而

I E2 = I B2 + I C2 =0.725+2.5=3.225mA

驱动 VT 5 饱和的基流则可认为

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02305.jpg

可见，由于 VT 2 管的电流放大作用， VT 5 管得到的驱动电流 I B5 要比 I B2 大。 VT 5 管在 I B5 的作用下将饱和，所以可认为 U C5 = U O = U CES5 ≤ 0.3V 。

与此同时，因为 U C2 = U E2 + U CES2 ≈ 0.7+0.3=1V ，而 U O ≤ 0.3V 。所以 VT 3 和输出端之间的电位差： U C2 - U O ≈ 0.7V 。这一电位差值不可能同时打开两个串联的 PN 结，即 VT 3 的发射结和 VD 4 ，故 VT 3 和 VD 4 截止。所以 V CC 不会经 R 4 向 VT 5 灌入电流， VT 5 的集电极电流只可能由外电路提供，并流入 VT 5 ，这个电流称为 输出低电平电流 I OL ，也称 灌电流 。

开态情况下， VT 1 管的发射极处于高电平 3V 左右，基极 2.1V ，发射结反偏； I B1 流向集电极，去掉集电结的压降 0.7V ， U C1 = U B2 =1.4V 。电路各有关点的电位可按如下顺序确定：

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02306.jpg

2.3.2 .2 关态

关态对应输入端最少有一个为低电平，输出为高电平的状态。因为输入端有低电平（0.3V），V CC经R1 有电流 I IL 向输入端流去，所以 U B1 =0.3+0.7=1V, 该电位不足以使VT 2 及VT 5 导通，因此 VT 2 及 VT 5 截止。 VT 2 截止， V CC 经 R 2 有电流向 VT 3 的基极流去，使 VT 3 饱和，于是可以列出如下方程式

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02307.jpg

由此可确定输出为高电平。上式中http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02324.jpg 。 V CC 经 R 4 向 VT 3 集电极和二极管VT 4 提供电流，并流向外电路，这个电流称为 输出高电平电流 I OH ，也称拉 电流 。

关态时各有关点的电位可按下列顺序确定：

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02308.jpg

通过对开态和关态的分析，可以确定 CT7400 型 TTL 逻辑门具有输入全“ 1 ” ，输出为“ 0 ” ；输入有“ 0 ” ，输出为“ 1 ” 的与非逻辑关系，因而它是与非门。并且它的输出级只有开态和关态两种稳定工作状态。

2.3.3 特性曲线

逻辑门的特性曲线是指逻辑门输入端、输出端的电压、电流之间的函数关系，这种关系是非线性的，所以用特性曲线来描述。 TTL 逻辑门的特性曲线有三条，即

u 0 = f （ i 0 ），表示输出电压随输出电流变化而变化的规律，它又分为输出低电平负载输出特性曲线 u OL = f （ i OL ）和 输出高电平负载输出特性曲线 u OH = f （ i OH ）两条。

u 0 = f （ u I ），表示输出电压随输入电压变化而变化的规律，称为电压传输特性曲线。

u I = f （ i I ），表示输入电压随输入电流变化而变化的规律，称为 输入特性曲线。

此外还有一条输入端电阻负载特性曲线，它反映逻辑门输入端对地之间接有电阻时对逻辑门输出逻辑电平的影响。

2.3.3.1 u OL = f （ i OL ） ---- 输出低电平负载特性曲线

输出低电平负载特性曲线也称灌电流负载性曲线。在实际电路中灌电流是由后面所接的逻辑门输入低电平电流汇集在一起而灌入前面逻辑门的输出端所形成，读者参阅图 2.11 自明。显然它的测试电路应该如图 2.12 所示，输入端所加的逻辑电平是保证输出端能够获得低电平，只不过灌电流是通过接向电源的一只电位器而获得的，调节的电位器可改变灌电流的大小，输出低电平的电压值也将随之变化。

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02309.jpg

当输出低电平的电压值随着灌电流的增加而增加到输出低电平最大值时，即 u OL = U OLMAX 时所对应的灌电流值定义为输出低电平电流的量大值 I OLMAX 。不同系列的逻辑电路，同一系列中不同的型号的集成电路，国家标准中对输出低电平电流的最大值 I OLMAX 的规范值的规定往往是不同的。比较常用的数值如下

TTL 系列 I OLMAX =16mA

LSTTL74 系列 I OLMAX =8mA

LSTTL54 系列 I OLMAX =4mA

扇出系数 N O 是描述集成电路带负载能力的参数，它的定义式 (2. 3 ) 。

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02310.jpg

在决定扇出系数时，正确计算电流值是重要的，对于图 2.11 而言，后面所接的逻辑门的输入端有并联的情况。当输出为低电平时，后面逻辑门输入端流出的 I IL ，因有 R 1 的限流作用，与并联端头数无关。但是，当输出为高电平时，电流的方向改变为流进输入端，后面逻辑门输入级的多发射极三极管相当有两个三极管并联。流入的 I IH 就要加倍，其值与并联端头数有关。这样，输出低电平和输出高电平两种情况下，扇出系数可能是不同的。由于 I IL 的数值比 I IH 的数值要大很多，对于集成电路来说矛盾的主要方面在低电平扇出系数。所以，一般我们只需要考虑低电平扇出系数就可以了。

2.3.3 .2 u OH = f （ I OH ） --- 输出高电平负载特性曲线

在实际电路中拉电流是由前面的逻辑门流出的高电平负载电流，流向后面所接的逻辑门的输入端。此时由于后面所接逻辑门的输入三极管的发射结是反向偏置， I IH 很小，所以拉电流也比较小。显然它的测试电路应该如图 2.13(b) 所示。

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02311.jpg

输入端所加的低电平，是为了获得输出高电平，只不过拉电流是通过接向地线的一只电位器而获得电流通路，调节的电位器可改变拉电流的数值。输出高电平负载特性曲线的实测结果如图 2.13 （ a ）所示，其基本规律是随着拉电流的增加，输出高电平下降，当 u OH = U OHMIN 时所对应的拉电流值定义为输出高电平电流的量大值 I OHMAX 。不同系列的逻辑电路，同一系列中不同的型号的集成电路，国家标准中对输出电平电流的最大值 I OHMAX 的规范值的规定往往是不同的。比较常用的数值如下

标准 TTL 系列 I OHMAX = - 400 μ A

低功耗肖特基 LSTTL 系列 I OHMAX = - 400 μ A

- 400 μ A 前面的负号表示电流的方向是从集成电路流出的，正号表示电流是流进集成电路中的。

2.3.3.3 u o = f （ u o ） --- 电压传输特性曲线

电压传输特性曲线就是研究在逻辑门的输入电压变化时，逻辑门的输出电压是如何变化的。正常使用时，逻辑门的输入是双值逻辑信号，在研究电压传输特性时，为了全方位的了解输入和输出的关系，所加的输入信号是从零伏连续变化到电源电压之值。电压传输特性曲线的实验电路如图 2.14 所示，电压传输特性曲线示于图 2.15 之中。

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02312.jpg

 

电压传输特性曲线可以分为四个段落来说明。

AB 段 ——AB 段基本上与 X 轴平行，相当输入低电平，输出高电平，与关态相当。

BC 段 —— 称为线性区。由于输入的提高，输入低电平电流有一部分开始流入 VT 2 的基极，使 VT 2 进入放大状态，但 I E2 在 R 3 上的压降还不足以使 VT 5 导通。此时 VT 3 和 VD 4 原来就是导通的，所以输出将跟随 VT 2 集电极，即 VT 3 的基极电位而变化。

CD 段 —— 称为过渡区。 VT 2 的导通较强时， VT 5 也将开始导通，整个门电路的三极管均处于放大状态，输入的微小变化会引起输出的强烈变化， CD 段变化很陡。

DE 段 ——DE 段基本上与 X 轴平行，相当输入高电平，输出低电平，与开态相当。由电压传输特性，不仅可以知道与非门输出高电平 U OH 和低电平 U OL 的值，而且还可以求出阈值电压、关门电平、开门电平和输入噪声容限等重要参数。

阈值电压 U T 。电压传输特性的过渡区所对应的输入电压，既是决定 VT 5 管截止和导通的分界线，又是决定输出高、低电平的分界线。因此，经常形象化地把这个电压叫做阀值电压或门槛电压，并用 U T 表不。然而，过渡区所对应的输入电压，实际上有一定的范围，所以严格地讲，应当把阈值电压定义为过渡区中 u I = u 0 那一点所对应的输入电压值。

U T 是一个很重要的参数，在近似分析估算中，常把它作为决定与非门工作状态的关键值。当 u I＞U T 时，就认为与非门开启，输出为低电平 U OL ；当 U I ＜ U T 时，就认为与非门截止，输出为高电平 U OH 。

关门电平和开门电平。 定义输出电压下降到 U OH 下限值时，对应的输入电压称做关门电平（ U off ）。显然只有当 u I ＜ U T 时， u o 才是高电平 U OH 。当 u I ＞ U off 时， u o 迅速下降到 U OL 。当 u O 刚刚降到 U OL 时，对应的输入电压定义为开门电平（ U on ）， U on 相当电压传输特性曲线中 D 点对应的输入电压值。当 u I ＞ U on 时， u O 为低电平 U OL 。

由于电压传输特性曲线中对应 U off 和 U on 处是很陡的，所以 U off 与 U on 不便于测量，此外电源、温度的变化，也会影响 U off 和 U on ，加上制造上不可避免的分散性，在工厂中不便通过这两个参数的测试来确定每个逻辑门是否合乎标准。因此，技术规范确定， U off 和 U on 各让出一定的电压值，确定了输入低电平最大值 U ILMAX 和输入高电平最小值 U IHMIN 以分别代替 U off 和 U on 。当 u I ＜ U ILMAX 时电路处于关态；当 u I ＞ U IHMIN 时电路处于开态。要注意 U ILMAX 和 U IHMIN 是用于测试，而 U T 是用于分析，它们的概念相近，但用途不同。

噪声容限 （ Noise Margin ）。由图 2.16 和以上分析可知，当输入低电平时，虽有外来正向干扰，但只要不超过 U ILMAX ，电路的关态就不会受到破坏。输入低电平时，允许的干扰电平范围（ U ILMAX - U OL ）称为 低电平噪声容限 U NL （或△0）。同样，当输入高电平时，加上外来干扰，只要不低于最小输入高电平，就不会破坏电路的开态。输入高电平时，允许的干扰电平范围（U OH - U IHMIN ）称为 高电平噪声容限 U NH （或△ 1 ），参阅图 2.16 。

file:///C:/Documents%20and%20Settings/Administrator/Local%20Settings/Temporary%20Internet%20Files/Content.IE5/YKX1FZRF/webteaching02313%5B1%5D.jpg

由图 2.16 可知， TTL 与非门的低电平噪声容限为 U NL = U ILMAX - U Ol =0.8 - U OL ，约在 0.4V 左右；高电平噪声容限为 U NH = U OH - U IHMIN = U OH - 2 ，约在 0.4V 左右。所以在 TTL 电路中，噪声容限约在 0.4V 左右。

2.3.3.4 TTL 逻辑电路输入端电阻负载特性曲线

在数字电路和脉冲电路中，与非门电路有时是作为反相放大器使用的。同时， TTL 与非门输入回路的电阻值，对门的状态也有很大的影响。因此在讨论实际的电路之前，很需要了解一下 TTL 与非门在这方面的一些性能。

TTL 与非门当输入端开路时（ R = http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02314.jpg），相当于接高电平，于是 u o = U oL ；当输入端对地短路时（ R =0 ），相当于接低电平，于是 u o = U oH 。现在进一步讨论当输入端经过电阻接地时（见图 2.17 ），输出端是高电平还是低电平？这要取决于所接电阻 R 的阻值，当电阻 R 大于一个被称为 开门电阻 R on 的电阻时，输入相当高电平，与非门输出为低电平；当 R 小于一个被称为 关门电阻 R off 的电阻时，输入相当低电平，与非门的输出为高电平。下面讨论与非门的开门电阻 R on 和关门电阻 R off 的概念。

1 ．关门电阻 R off

当与非门输入端接有电阻 R 时，R =0，该支路中的电流即为 I IS 。当 R 稍有增加时，R 上的压降也

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02315.jpg 

稍有增加，但这个压降u I 很小，仍能保持输入低电平的状态。随着 R 的增加， u I 不断增加，当增加的某一数值时， R 上的电位达到 U off 。输出电压就要开始从 U OH 下降，此时对应的电阻值称为关门电阻 R off 。当 R ＜ R off 与非门处于关态。

当 R ＜ R off 时， I R1 经 VT 1 发射结几乎全部流入 R ， VT 2 此时处于截止状态。若取 TTL 与非门的 U off =1V ，则可算出 R off 。

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02316.jpg

当 u I = U off 时， R = R off ，可得

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02317.jpg

当 R 1 =2.8k W ， V CC =5V ， U BE1 =0.7V ， U off =1V 代入上式可得关门电阻 R off =0.85k W 当 R ＜ R off =0.85 k W ，与非门处于关态。

2 ．开门电阻

如果把与非门输入端的电阻 R 继续加大，输入电压 u I 随之增加，当 u I 增加到开门电平 U on 时，与非门转入开态，输出低电平。此时，对应的电阻值就是开门电阻 R on 。当 R ＞ R on 时，与非门处于开态。

由图 2.17(a) 可知，当 u I = U on 时， I R1 这个电流将有一部分被分到 VT 2 的基极，由于与非门的状态刚刚由关态转为开态，分流到 VT 2 基极的电流还不算大。为了简化计算，可忽略 VT 2 的基流，仍可列出下式：

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02318.jpg

当 u I = U on 时， R = R on ，推导后可得

http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02319.jpg

将 R 1 =2.8 k http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02320.jpg 、 V CC =5V 、 U BE1 =0.7V 、 U on =1.8V 代入上式可得开门电阻 R on =2 k http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02320.jpg 。当 R ＞ R on =2 k http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02320.jpg 时，与非门处于开态。实际上由于有 I B2 的分流，对于 R =2 k http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02320.jpg ，其上的压降要小于 1.8 V ，为了保证与非门可靠地开启（输出低电平）， R 常取得比 2 khttp://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02320.jpg 稍大些。一般常选 R on =2.5 k http://jpk.buaa.edu.cn/2007jpk/bjsjpk/szdzjsjc/middlepic/webteaching02320.jpg 。

R 从零开始逐渐增大， u I 也不断增加，这一关系可用图 1.17 （ b ）的输入端负载特性曲线来描绘。要注意对不同系列的逻辑门，开门电阻和关门电阻的具体数值可能差别很大，所以取以上计算的临界数值往往并不可靠。