含异步清0和同步使能的4位加法计数器(2)

标签:
加法计数器vhdl教育 |
(2)锁好引脚,进行全编译(compile),重新布局布线,时序仿真
6.
。
。 。
。
。
。
。 http://s12/bmiddle/6364d55bx7cca5403aebb&690
。
。 http://s14/bmiddle/6364d55bx7cca54f75cbd&690 l (1) (2) 四、思考题: 1、在例2-1中是否可以不定义信号 CQ1,而直接用输出端口信号完成加法运算,即 : OUTY <= OUTY + 1 ? 答:不可以,因为信号OUTY定义的端口模式是OUT,是单向输出模式,所以只能作为输出信号,不能在结构体内再用来作为输入信号;如果OUTY定义的端口模式是BUFFER,就可以将计数器输出的计数信号回读来作为下一个计数值的初值。而在本实验中,该信号是一个反馈信号,作为输出信号的同时也是iyge输入信号,所以要定义以个新的信号,记为CQ1。 2、修改例2-1,用进程语句和IF语句实现进位信号的检出。 答:process(cqi)
Cout<=' 1'; End if End process |