1 反相器的转换电压理想为1/2 VDD

为了达到这个转换电压，pmos的宽长比是nmos的宽长比的2-3倍

在工艺文件中找到沟道迁移率u0，可以看到pmos和nmos的倍数关系

在晶振中满足这个比例关系后，晶振的直流电平就维持在1.65附近（电源为3.3），若比例为1，直流电平很在1.3附近

在单独的反相器中，提高反相器的直流电平，功耗减小，所以在晶振中为了减小功耗，使pmos 和nmos的宽长比满足上述关系

ps：满足这个比例，可以使输出波形的站空比为50%

2  增加串联个数，增加L,减小宽长比，减小功耗

通过增加反相器串联mos管的个，减小功耗

3  第一个反相器的宽长比越大，极点越大，起来振时间越快

启振时间只和第一反相器有关系

4  计算平均功耗 hspice

.measrue tran ***(name) avg i(vvdd) from=1000m to =1099m

*** 为定义的平均功耗的变量名 如 avg_1

5  多个子电路，观察每个子电路的功耗情况

可以多分别定义多个电源，每个子电路分配一个电源，vdd1 vdd2  vdd3 （这是节点）

定义激励

vvdd1 vdd1! 0 3.3

vvdd1 vdd2! 0 3.3

然后测量每个激励的功耗

.measrue tran avg_1 avg i(vvdd1) from=1000m to =1099m

.measrue tran avg_2 avg i(vvdd2) from=1000m to =1099m

注意：在电路网表 。cdl中修改响应的电源节点

6  后仿真

layout下 RUN PEX

得到 .netlist  .pex  .pxi 三个有用的输出文件

在仿真.sp脚本文件中，包含 .netlist  文件即可

7 自己合成网表

在已有的部分网表的基础上添加一些子电路，构成新的电路网表

拷贝 .SUBCKT 包含的子电路netlist

在topcell的电路上添加连接关系

注意：子电路定义中用到几个端口，在topcell中调用时就要对应这几个端口，分别赋在topcell中的节点

问题：

1 在晶振的后仿真时，老是提示 模型有问题

解决：忘记添加晶振模型以及外围电路，添加后通过