参考文档:

Performing Signal Integrity Analyses

Putting Signal Integrity in its Place

FPGA SI Tutorial - Setting Up

FPGA SI Tutorial - Checking for Crosstalk

用Altium做信号完整性仿真的步骤:

1.在design->layer stack manager中设置电路板层叠的参数

2.在design->rules中设置和信号完整性分析相关的规则

3.tools->signal integrity->model assignment为需要仿真的器件添加模型,如IBIS模型

4.tools->signal integrity->model assignment->analyze design对所有net进行信号完整性分析,这一步花的时间要多一点

5.选择重要信号,进行反射和串扰分析

    5.1 对信号相关的各个引脚的模型进行选择

    5.2 进行分析

用Altium做信号完整性分析的问题:

1. 每改变一次设计,如改变一个电阻的值,都要重新做第3步,这一步是对所有信号进行分析,花的时间较多,而实际上我们关注的只是一些重要的信号.总的说来,就是花很多时间分析我们不关注的net,可不可以只对我们关注的net进行分析.

2. 每做一次reanalyze design,又要到分析的信号列表中去找关注的信号,信号列表中包括了设计中所有的nets,所以每次都去找关注的信号很麻烦.

3.在对重要信号进行反射和串扰分析之前要对相关IC的引脚分配IO脚的输入输出模型,在步骤的第3步添加的IBIS模型,不能自动的分配到相应的引脚.而且每做一次reanalyze design,不仅仅要面对问题2,还要重新对相关IC的引脚分配IO脚的输入输出模型.

4.在对信号进行反射和串扰之前,对相关IC的引脚分配IO脚的输入输出模型时,先选择引脚类型,有TRI,IN, OUT,BI这四种类型供选择,选择了类型之后,在供选择的模型中就列出了库中所有的该类型的模型,而不会列出其它类型的模型,这相当于一个滤波器的作用,方便我们选择.但是在一些芯片的IBIS中还定义了其它的类型,如AD9215的第13脚,类型为CLK.这样的话,由于引脚类型只有四类,没有CLK这一类,我们就无法使用这个模型了.

总结起来,先不说AD做信号完整性的准确性,仅仅是问题中的1,2,3就使得我们用它来做信号完整性分析很不方便,不知道是否是因为我现在用的还不好,对一些功能还不会使用,还是本来就存在这样的问题. 第4个问题说明,有的IBIS中定义的模型是不使用的,这样它的准确性就不能保证.