加载中…
个人资料
  • 博客等级:
  • 博客积分:
  • 博客访问:
  • 关注人气:
  • 获赠金笔:0支
  • 赠出金笔:0支
  • 荣誉徽章:
正文 字体大小:

verilog 中if的使用,以及input output inout 使用

(2010-06-04 10:51:44)
标签:

杂谈

if 语句只能用于过程块中,所谓过程块语句是指由initial和always语句引导的执行语句集合。除了这两块语句引导的begin end块中可以编译条件语句外,模块的其他地方都不能编写。

input 不能被定义为寄存器型,因此也不能在always中作为赋值的左端
output都可以
inout不能定义为reg型,因此只能用assign赋值。因此如果有条件,仅仅应该可以用调价赋值语句来使用。


//在调用模块进行仿真时,
输入信号要为reg 类型,输出信号要为wire

0

阅读 收藏 喜欢 打印举报/Report
  

新浪BLOG意见反馈留言板 欢迎批评指正

新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 产品答疑

新浪公司 版权所有