简易两位二进制乘法器设计

标签:
杂谈 |
一、
1、基本公式:
2、设计理念:
http://s9/middle/5221e813ta49eed67a0f8&690
3、归纳得出:由上式可归纳得出输出的4位二进制数与输入的两位二进制数之间的逻辑,得出下表:
Y0 |
A0 B0 |
Y1 |
A1 B0 |
Y2 |
A1 B1 |
Y3 |
A1 B1 * ( A1 B0 * A0 B1 ) |
一、 Verilog模块描述:
代码表:
源代码: module multiply(A,B,Y); input[1:0] A,B; output[3:0] Y; and #1 u1(Y[0],A[0],B[0]); and #1 u2(sela,A[1],B[0]); and #1 u3(selb,A[0],B[1]); and #1 u4(selc,A[1],B[1]); and #1 u5(seld,sela,selb); xor #1 u6(Y[1],sela,selb); xor #1 u7(Y[2],seld,selc); and #1 u8(Y[3],seld,selc); endmodule |
测试文件: module multiply_t; reg[1:0]ain,bin; reg clock; wire[3:0]yout; initial begin end always@(posedge clock) begin ain={$random}%4; bin={$random}%4; end multiply m(.A(ain),.B(bin),.Y(yout)); endmodule |
仿真图:
http://s6/middle/5221e813ta49ef039b285&690
仿真图分析: 在
分析可知
一、 电路设计:
由verilog逻辑代码可作出以下逻辑电路图:
http://s9/middle/5221e813ta49ef2e06ac8&690
逻辑仿真图:
http://s8/middle/5221e813ta49eff583aa7&690
(仿真先自上到下依次为 A1 A0 B1 B0 Y3 Y2 Y1 Y0)
由仿真图分析:8ms时
由仿真图分析可得出此两位二进制乘法器电路设计可行。
(以下电路图及版图均为手绘图,不考虑尺寸宽长比)