姓 名: 钱雨 学 号: 2009351021 班 级: 09通信
实验组别: 周五下午 同组实验者姓名: 樊勇、王星瑶、翟辽东 日 期: 2012年6月1号

一、实验目的
熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
二、实验仪器
计算机 QuartusⅡ软件 ALTERA公司Cyclone系列的EP1C3TC144芯片实验箱
三、实验原理
一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相临的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以利用半加器方法来完成。
四、实验内容
完成一个8位全加器设计流程：考虑是8位比如 A7A6A5A4A3A2A1A0 + B7B6B5B4B3B2B1B0 + ci所以需要17个输入端口9个输出端口，8位全加器可由8个1位全加器组合形成，做串行连接：第一个1位全加器的进位输作下一个的进位输入，依次排列最后即可得到8位全加器。完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。键1、键2、键3(PIO0/1/2)分别接ain、bin、cin；发光管D2、D1(PIO9/8)分别接sum和cout。
建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。
五、实验报告
1、半加器的设计

按半加器的原理图完成输入、编译，然后进行仿真，以确保半加器设计的正确性，http://s15/middle/795ccda5xc1a6fe725ebe&690

2、一位全加器的设计

完成顶层文件的设计，利用步骤一设计好的半加器封装设计全加器（原理图如下）编译、仿真，确保一位全加器的正确性。http://s13/middle/795ccda5xc1a702bdfcdc&690

3、8位全加器的设计

完成顶层文件的设计，对步骤二的全加器进行封装，利用封装之后的全加器设计8位全加器（如下图）并进行编译、仿真。http://s3/middle/795ccda5xc1a713dec582&690

4、软件测试

按步骤对以上设计的8位全加器进行引脚锁定，然后将其下载试验箱中进行硬件测试。

五、实验结果

1、全加器仿真图：

http://s13/middle/795ccda5xc1a716f0f7ac&690

3、8位全加器仿真图：

http://s3/middle/795ccda5xc1a71c3dc492&690

4、引脚锁定图：

http://s4/middle/795ccda5xc1a71de34653&690

5、下载程序图：

http://s2/middle/795ccda5xc1a71faefdd1&690

6、硬件测试结果图：

http://s4/middle/795ccda5xc1a723437733&690