1.匹配电阻必须由同一种材料构成。
不同材料构成的电阻有不同的影响因素,比如不同的温度系数,因此失配会很大。
2.匹配的电阻必须具有相同的宽度。
是为了避免工艺偏差造成电阻的不匹配。不同宽度的电阻可以通过电阻并联来实现。
3.电阻的值要足够大。
随机失配与电阻的面积的平方根成反比。匹配电阻中电阻值小的那个是失配的主要来源,因此可以考虑小的
那个电阻用多个电阻并联来实现。
4.匹配的电阻要足够宽。
一般情况下都没有实验的数据,因此可以根据下面的规则来定电阻的宽度:低度匹配电阻为最小电阻线宽
的150%,中度匹配为200%,精确匹配要求400%。一般情况如果匹配电阻中值最小的电阻方块数少于30个,
应考虑增加电阻的宽度,如果值最小的电阻方块数超过100个,应考虑减小电阻的宽度。
然而,无论什么情况,匹配淀积电阻的宽度都应小于1um,因为颗粒效应可能会引起过量的变化。
5.尽量使用相同的电阻图形。匹配的电阻使用相同的分段并并联或者串联实现。
宽度相同而长度不同的电阻很容易产生正负1%以上的失配。如果有晶圆级的校正,可以在允许范围内不分段。
6.匹配的电阻沿同一方向摆放。
如果沿不同方向摆放,可能有百分之几的失配。方向不同的时候扩散电阻表现的失配最大,多晶硅电阻也会有
一定的影响。注意不同晶向的衬底应力表现不一样,不过现在的CMOS工艺只允许水平或者垂直摆放。
7.匹配电阻应该尽量靠近在一起。
失配会随间距增大而增大,低匹配度的电阻可以分开50~100um,中匹配度电阻要相邻摆放,精确匹配的电阻
必须采用叉指结构。温度梯度,应力梯度等都会对间距过大的匹配电阻造成很大的影响。
8.匹配的电阻采用共质心的结构,尤其是阵列化电阻。
阵列的宽长比比大于3:1,每个电阻分段最好在5个方块以上。每个电阻形成偶数个分段的阵列匹配效果要好于
奇数个分段的阵列。
9.匹配电阻的两端要加虚拟dummy电阻。
多晶硅电阻的dummy电阻不需要与其他电阻相同的宽度,但是扩散电阻的dummy应有相同的宽度。dummy电阻
和匹配电阻之间的间距应该是相同的。任何可能的情况下,dummy电阻都应连接到低噪声的低阻节点。
10.避免采用较短的电阻分段。
因为接触电阻会造成很大的失配。单个分段的方块数应大于5,越大越好,电阻的总长度应该大于50um以减小
由于颗粒效应引起的失配。
11.采用适当的方式连接匹配电阻以消除热电效应。
如果电阻垂直摆放,采用偶数分段的基础上,电阻由上到下连接的数目和由下到上连接的数目相同时,可以
消除热电效应的影响。如果必须使用折叠电阻,折叠电阻的两个断头相互靠近以减小热电效应的影响,而且
断头应相对摆放以减小对版误差造成的影响。
12.匹配电阻尽量放在芯片的低应力区域。
管芯终于的应力梯度最小,管芯四个边的中点次之,管芯的四个角应力梯度最大。
13.匹配器件要远离功率器件。
定义功耗大于50mW的器件为功率器件,功耗大于250mW的器件为主功率器件。精确匹配电阻离功率器件的
距离不能小于200~300um。并且要考虑匹配器件放置在功率器件的对称轴上以减小温度梯度的影响。
14.精确匹配电阻应该沿着管芯的对称轴放置。
主要是考虑匹配器件受到应力梯度一直,这样匹配度更好。
15.考虑隔离岛调制效应。
隔离岛对扩散电阻的影响更大,主要是由于各个匹配电阻和隔离岛的电压不一样,导致电压对电阻值产生
影响。还有扩散电阻离隔离岛远近对电阻的匹配也有影响。多晶硅电阻基本上不受这个效应的影响。
16.分段电阻在匹配方面好于折叠电阻。
折叠电阻在目前的CMOS基本上不会用到。
17.优先考虑使用多晶硅电阻而非扩散电阻。
多晶硅电阻的宽度可以窄很多,如果他们足够长,其较小的宽度也不会使失配增加。并且多晶硅电阻不用考虑
想扩散电阻那样和衬底的电压关系。以前我们就有个项目用扩散电阻,结果没有考虑到和衬底的偏置导致电路
工作不正常(隔离结正偏了)。
18.淀积电阻放在场氧化层上面。
主要是减小氧化层阶梯对匹配电阻的影响。
19.不要让NBL阴影与匹配的扩散电阻相交。
NBL要和所有匹配电阻有足够的交叠,NBL对电阻的交叠至少为最大外延层厚度的150%。
20.考虑采用场板和静电屏蔽。
任何工作电压超过厚场阈值50%的匹配电阻都应该采用场板,有时候也使用分裂场板(对于不同阻值
的电阻)。
21.避免在匹配电阻上过不连到电阻的导线。
电阻上面的线会引入应力和氢化作用诱发失配。如果一定要走导线,可以考虑使用屏蔽层,就算用了屏蔽层,
也要考虑噪声可能会造成的影响。
22.避免电阻的功耗过大。
功耗会产生热梯度,会影响匹配。精确匹配电阻的功耗应该小于1~2uW/um*2。并且窄电阻上的大电流也可能
引起速度饱和和非线性。
加载中,请稍候......