SOI工艺及其工艺流程
    SOI，从字面看，就是绝缘体上的硅或绝缘体上的半导体。SOI工艺集成技术，就是在绝缘材料层上形成一层半导体单晶硅薄膜材料，再在该薄膜材料上制造集成电路的工艺技术。它与传统硅材料工艺集成技术的差别，主要是在制造器件的材料层底部增加了一层绝缘层，而且制造器件的材料层一般更薄。在20世纪60年代末期，由于军用集成电路的抗辐射应用需求，推出了一种SOS（兰宝石材料上的硅材料）工艺集成技术，这种技术实际上就是SOI技术之一。后来由于直接利用成熟的硅和二氧化硅等材料构成SOI结构的技术突破及其技术优势明显，使这种SOI技术得到迅速发展，并在硅 CMOS、互补双极、SiGe BiCMOS等工艺集成技术中得到广泛应用。
    SOI结构可以实现MOS数字电路芯片上电路元件之间的全介质隔离；SOI加上深槽隔离，也可使双极或BiCMOS模拟和混合信号电路芯片上的元件实现全介质隔离。
SOI结构本质上是在制造电路的材料层与衬底层之间增加了一层绝缘层，且制造器件的材料层极薄，器件结构的纵向电场小，反型层较厚，表面散射作用降低，器件的迁移率高，跨导大，加上寄生电容主要来自隐埋二氧化硅层电容，远小于体硅MOSFET中的电容，也不随器件按比例缩小而改变，SOI的结电容和连线电容都很小等等，所以SOI电路，特别是SOI CMOS电路具有极好的速度特性，随着向纳米工艺技术逼近，这一优势更加突出；同时，由于这种结构是全介质隔离结构，彻底消除了体硅CMOS电路的闭锁效应和短沟道效应，且具有极小的结面积，因此具有很强的抗软误差、瞬时辐射和单粒子扰动效应的能力；这种结构的泄漏电流和结电容小，因而功耗降低（结电容功耗约等于CV乘积），如可使动态功耗改进38％，静态功耗改进46％；可选用高阻硅材料作衬底，以降低与衬底有关的射频损耗，提高电阻、电容、电感等无源元件的RF性能，从而提高电路性能，特别是可降低电路噪声[8]；有源元件与衬底之间达到有效隔离，切断了衬底电流的注入通路，有利于降低元件之间的串扰。特别是SOI CMOS比体硅CMOS工艺可减少30％的工艺步骤，芯片面积也可缩小40％～60％，集成度可提高30％[8]，显然成本也随之显著降低。                                                           
    由此可，SOI结构可有效地克服体硅材料的不足，充分发挥硅集成技术的潜力，在高性能ULSI、VHSI、高压、高温、抗辐射、低压、低功耗及三维集成等领域均有极其广泛的应用前景。在21世纪以来，SOI工艺技术的应用更加活跃，一些先进的数字、模拟和混合信号电路产品都得益于SOI工艺技术的应用。如AMD和Intel公司的64位微处理器均采用了90纳米和65纳米SOI CMOS工艺技术，并进一步开发45纳米SOI CMOS工艺技术；Motorola公司的微控制器采用0.13微米SOI CMOS工艺技术；ADI公司的一些低噪声放大器、数据转换器、RF电路等采用SOI互补双极工艺；NEC公司采用1.5微米SOI SiGe双极工艺制造了用于20Gb/s光纤的接收器芯片，其SiGe HBT的fT达60GHz；日立公司用SOI SiGe双极工艺制造的多路转换器、乘法器可稳定地工作于20Gb/s，其SiGe HBT的fT为 76GHz，fmax达180GHz；等等。
    SOI结构材料的制备方法很多，应用得较多的主要有硅－硅材料片键合法、硅材料的注氧隔离法、智能剥离法、外延生长法。以硅－硅材料片键合法为例，其工艺流程是：将硅片进行热氧化；把经氧化后的两片硅片进行亲水处理；把有氧化层面的两片硅片叠放在一起，经适当的温度退火，使硅片键合在一起；利用机械化学研磨、抛光方法，将其中制造器件的硅片减薄至1微米或以下，即形成SOI结构的材料片。利用这种结构的材料片，可采用各种硅工艺集成技术在其上制造各类集成电路。键合法SOI材料片的制造工艺流程如图4.2.1.5。

    综上可见，硅工艺集成技术种类很多，它们都各具优劣势，在电路集成制造应用中都能找到自己应有的定位，发挥出各自的技术潜力。因此，在硅工艺集成技术发展中，瞄准应用需求，找准工艺发展方向，是电路制造取得成功的关键。

(图略)