1，set_clock_latency用于描述时钟源到寄存器时钟输入端的延迟，包括source和network延迟，在pre-layout约束时，同时使用；在post-layout时，准确的说，cts之后，只设置source latency，因为network 延迟已经包含在sdf里了。如法如下：

set_clock_latency value [-rise] [-fall] [-min] [-max] [-source] [-early] [-late] [object_list]
例如：

set_clock_latency -source 1 [get_posrts clk]  #source latency为1ns

set_clock_latency 2 [get_clocks clk] # network latency 为2ns

2，set_clock_uncertainty可以理解为clock skew

即在pre-layout时模拟cts之后，由于插入buffer、数据路径长度不同，而引起的clock到各个寄存器时钟输入端延迟时间不同。在pre-layout包含jitter+clock，post-layout只能用jitter

set_clock_uncertainty value
[-from object_list -to object_list]
[-rise] [-fall]
[-setup] [-hold] object_list

例如：

dc_shell> set_clock_uncertainty 1.5 -setup CLK1
dc_shell > set_clock_uncertainty 2.0 -from CLK1 -to CLK2