在quartusII15.0中调用Modelsim进行时序仿真时出现ReruntheEDANetlistWriter的原因
(2022-10-18 14:48:07)| 分类: 硬件 |
这个问题一般是出现在初次调用Modelsim时,没有设置完全,导致无法生成网表。解决的方法如下:点击Assignments->settings->Simulation中的More
EDA Nelist Writer Settings->Generate netlist for functional
simulation
only,将这项的off设置为on,然后一路点击确定,设置完成之后就可以再编译一次就可以自动生成网表了。

加载中…