数字电子钟逻辑电路设计

实验目的：

1.掌握数字钟的设计方法；

2.熟悉集成电路的使用方法。

实验仪器：74LS290（7片），7448（BCD—7段译码器），4002（四输入或非门），555定时，门电路及单次按键、琴键开关

实验原理：

数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到是常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。

数字电子钟的电路组成方框图如图所示。

 1.      时钟脉冲和按键控制模块

秒脉冲发生器是数字钟的重要部分，它的精度稳定度决定了数字钟的质量，通常用晶体振荡器发生的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768Hz，通过15次二分频后可获得1Hz的脉冲输出。（本实验中实验箱上已经有1hz脉冲）。按键由琴键或拨码开关发出脉冲或电平信号，控制整个系统工作。

原理图如下:

2.可调时钟模块

秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示00∽59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00∽23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。

用两片74LS290做一个二十四进制,其电路图如下：

用四片74LS290做两个六十进制

六十进制加法计数器,其电路图如下：

将两个六十进制的加法计数器和一个二十四进制的加法计数器进行级联：将秒的十位进位脉冲接到分的个位输入脉冲，将分的十位进位脉冲接到时的个位输入脉冲。这样就可以组成最基本的电路。

3.校正电路：在记时开始后记时出现误差时，必须与标准时间进行校准，这一功能由校准电路来实现。常用的校准方法是给被校的计时电路引入频率较高的脉冲信号（本设计采用标准秒脉冲信号），将该脉冲信号愤怒别引入“分”和“时”的脉冲输入端可以快速校准“分”和“时”，从而使计时电路快速达到标准时间。

其电路如图所示：

当开关打到上端时电路进入校准功能，当开关打到下端时电路进入正常计时功能。

4.闹铃功能：一分钟整点报时功能。

其电路图如下：本实验使用LED发光。

5.日历系统：星期显示。

7448的内部逻辑入图所示

为显示星期，本实验只用到前面的七中状态，只要满足，则可以正显示从星期一到星期日。用74LS290做一个七进制的加法计数器，将时的十位的进位脉冲接到显示星期的74LS290的输入脉冲就可以了。

电路图如下

数字钟总电路图：

实验内容及步骤：

根据实验原理，将所需要的各部分做好，在将起接在一起就得到了所需的电路图。在EWB上仿真。