请点击此处查看该书详细内容

http://www.huachu.com.cn/photo/2008/10075508c.jpgHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> http://www.huachu.com.cn/images/itbook/hc_info_01.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> 　Verilog HDL程序设计实例详解 出版社　： 人民邮电出版社 系列名　：EDA技术实用丛书 作者　　： 张延伟，杨金岩/ 浏览次数：993 次 出版日期：2008年4月 版别版次：2008年4月第1次印刷 国标编号：9787115176325        （本书缺货，下完订单七天后出货）   前言   序   作者序   译者序   目录           http://www.huachu.com.cn/images/itbook/indexnew_12.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> 本书通过100多个模块实例，详细地讲解了Verilog HDL程序设计语言，全书共分13章，内容涉及Verilog HDL语言基本概念、建模、同步设计、异步设计、功能验证等，实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPI Master Controller、I2C Master controller、CAN Protocol Controller、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相应的Testbench，所举实例具有很强的实用性和代表性，每个实例均给出了介绍、功能分析、程序代码和结果演示。　　本书内容来自作者实际工作经验的总结及平常收集整理的相关资料，步骤详细，实例丰富，讲述循序渐进，是广大IC设计工程师、电子工程人员和高校师生不可多得的一本Verilog HDL参考用书。 http://www.huachu.com.cn/images/itbook/indexnew_13.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> 暂无评论 提交新评论

用户名： 密码：

http://www.huachu.com.cn/images/xing2.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> http://www.huachu.com.cn/images/xing2.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> http://www.huachu.com.cn/images/xing2.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> (不打分)

2000字以内

读者 作者 译者 出版商 

http://www.huachu.com.cn/images/itbook/indexnew_22.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> 零基础学PHP 定价：￥56 [购买] ActionScript 3.0完全自学手册 定价：￥69 [购买] 精通ASP.NET 2.0数据绑定技术 定价：￥65 [购买] HTML网页设计参考手册 定价：￥39 [购买] Visual C++.NET数据库开发经典案例解析 定价：￥48 [购买] 精通Visual C# 2008—语言基础、数据库系统开发、Web开发 定价：￥75 [购买] PHP网络编程从入门到精通 定价：￥59.8 [购买] JavaScript网页编程从入门到精通 定价：￥82 [购买] Eclipse Web开发从入门到精通 定价：￥59.8 [购买] Java完全自学宝典 定价：￥66 [购买]   http://www.huachu.com.cn/images/itbook/indexnew_23.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> 第1章　Verilog HDL基础知识　11.1　Verilog HDL的基础语言知识　11.1.1　综述　11.1.2　Verilog HDL语法特性　21.1.3　Verilog HDL数据类型　41.1.4　Verilog HDL运算符　51.1.5　Verilog HDL程序结构　61.2　ModelSim SE使用简介　8第2章　加法器/计数器实例　102.1　1bit半加法器adder设计实例　102.1.1　1bit半加法器adder设计　102.1.2　adder Testbench设计　112.1.3　adder Testbench执行结果及仿真波形　122.2　1bit全加法器full_add设计实例　132.2.1　1bit全加法器full_add设计　132.2.2　full_add Testbench设计　152.2.3　full_add Testbench执行结果及仿真波形　162.3　同步4bit全加法器adder4设计实例　172.3.1　同步4bit全加法器adder4设计　172.3.2　adder4 Testbench设计　182.3.3　adder4 Testbench执行结果及仿真波形　202.4　4bit计数器count4设计实例　222.4.1　4bit计数器count4设计　222.4.2　count4 Testbench设计　222.4.3　count4 Testbench执行结果及仿真波形　232.5　8bit BCD码计数器count60设计实例　242.5.1　8bit BCD码计数器count60设计　242.5.2　count60 Testbench设计　272.5.3　count60 Testbench执行结果及仿真波形　27第3章　乘法器/除法器实例　293.1　加法树乘法器add_tree_mult设计实例　293.1.1　加法树乘法器add_tree_mult设计　293.1.2　add_tree_mult Testbench设计　323.1.3　add_tree_mult Testbench执行结果及仿真波形　333.2　查找表乘法器lookup_mult设计实例　343.2.1　查找表乘法器lookup_mult设计　343.2.2　lookup_mult Testbench设计　373.2.3　lookup_mult Testbench执行结果及仿真波形　373.3　布尔乘法器booth_mult设计实例　393.3.1　布尔乘法器booth_mult设计　393.3.2　booth_mult Testbench设计　423.3.3　booth_mult Testbench执行结果及仿真波形　443.4　移位除法器shift_divider设计实例　463.4.1　移位除法器shift_divider设计　463.4.2　shift_divider Testbench设计　523.4.3　shift_divider Testbench执行结果及仿真波形　55第4章　编码器/译码器实例　574.1　二进制编码器bin_enc设计实例　574.1.1　二进制编码器bin_enc设计　574.1.2　bin_enc Testbench设计　594.1.3　bin_enc Testbench执行结果及仿真波形　604.2　曼彻斯特编译码器manch_ed设计实例　604.2.1　曼彻斯特编码器manch_en设计　604.2.2　manch_en Testbench设计　634.2.3　manch_en Testbench执行结果及仿真波形　644.2.4　曼彻斯特译码器manch_de设计　654.2.5　manch_de Testbench设计　674.2.6　manch_de Testbench执行结果及仿真波形　684.2.7　曼彻斯特编译码器manch_ed设计　694.3　密勒译码器miller_de设计实例　704.3.1　密勒译码器miller_de总体设计　704.3.2　检测模块signal_detect设计　714.3.3　signal_detect Testbench设计　734.3.4　signal_detect Testbench执行结果及仿真波形　754.3.5　译码模块decode设计　764.3.6　decode Testbench设计　794.3.7　decode Testbench执行结果及仿真波形　804.3.8　密勒译码器miller_de顶层设计　81第5章　状态机实例　835.1　状态机介绍　835.2　16位乘法器状态机实现　845.2.1　16位乘法器mult16设计　845.2.2　mult16 Testbench设计　865.3　交通控制灯控制设计　875.3.1　交通控制灯traffic总体构架　875.3.2　traffic状态机设计　885.3.3　traffic Testbench设计　915.3.4　traffic Testbench执行结果及仿真波形　935.4　PCI总线目标接口状态机设计　935.4.1　PCI总线介绍　935.4.2　PCI 总线目标接口总体构架　945.4.3　PCI 总线目标接口State Machine设计　955.4.4　PCI Target Testbench设计　1065.4.5　PCI Target Testbench执行结果及仿真波形　108第6章　SPI Master Controller实例　1116.1　SPI协议介绍　1116.2　SPI Master Controller设计　1136.2.1　SPI Master Controller总体构架　1136.2.2　时钟产生模块spi_clgen设计　1136.2.3　串行接口模块spi_shift设计　1156.2.4　spi_top顶层模块设计　1216.3　SPI Master Controller Testbench设计　1266.3.1　spi_top Testbench总体构架　1266.3.2　模拟Wishbone master模块设计　1266.3.3　模拟SPI slave模块设计　1286.3.4　spi_top Testbench顶层模块设计　1296.3.5　spi_top Testbench执行结果及仿真波形　129第7章　I2C Master Controller实例　1327.1　I2C 总线介绍　1327.2　I2C Master Controller设计　1357.2.1　I2C Master Controller总体构架　1357.2.2　bit传输模块i2c_master_bit_ctrl设计　1367.2.3　byte传输模块i2c_master_byte_ctrl设计　1427.2.4　i2c_master_top模块设计　1467.3　I2C Master Controller Testbench设计　1507.3.1　i2c_master_top Testbench总体构架　1507.3.2　Wishbone master模块设计　1507.3.3　i2c_slave_model模块设计　1517.3.4　i2c_master_top Testbench顶层模块设计　1557.3.5　i2c_master_top Testbench执行结果及仿真波形　160第8章　CAN Protocol Controller实例　1628.1　CAN Protocol Controller总体构架　1628.2　CAN Protocol Controller模块设计　1658.2.1　CAN Protocol Controller总体构架　1658.2.2　位时序操作模块can_btl设计　1668.2.3　bit stream处理模块can_bsp设计　1718.3　CAN Protocol Controller Testbench设计　1818.3.1　can_top Testbench总体构架　1818.3.2　Test task设计　1818.3.3　can_top Testbench顶层模块设计　1858.3.4　can_top Testbench执行结果及仿真波形　187第9章　Memory模块实例　1909.1　异步FIFO设计实例　1909.1.1　异步FIFO简介　1909.1.2　异步FIFO设计　1929.1.3　异步FIFO Testbench设计　1949.2　DDR SDRAM Controller设计实例　2009.2.1　SDRAM 简介　2009.2.2　DDR SDRAM Controller设计　2019.2.3　DDR SDRAM Controller Testbench设计　212第10章　JPEG图像压缩模块实例　21810.1　JPEG图像压缩模块简介　21810.2　色度空间转换CSC设计实例　21910.2.1　色度空间简介　21910.2.2　色度空间转换CSC设计　22010.2.3　色度空间转换CSC Testbench设计　22310.3　离散余弦变换DCT设计实例　22610.3.1　离散余弦变换简介　22610.3.2　离散余弦变换DCT设计　22710.3.3　离散余弦变换DCT Testbench设计　23510.4　量化取整QNR设计实例　23810.4.1　量化取整简介　23810.4.2　量化取整QNR设计　23910.4.3　量化取整QNR Testbench设计　24410.5　哈夫曼编码huffman_enc设计实例　24810.5.1　哈夫曼编码简介　24810.5.2　哈夫曼编码huffman_enc设计　24810.5.3　哈夫曼编码huffman_enc Testbench设计　252第11章　DES/AES加密模块实例　25811.1　DES加密模块设计　25811.1.1　DES加密算法介绍　25811.1.2　DES加密模块设计　26011.1.3　DES加密模块Testbench设计　27611.2　AES加密模块设计　27911.2.1　AES加密算法介绍　27911.2.2　AES加密模块设计　28011.2.3　AES加密模块Testbench设计　295第12章　ATA主机控制器实例　30012.1　ATA协议介绍　30012.1.1　ATA协议　30012.1.2　ATA数据传输方式　30012.1.3　ATA命令传输　30112.2　ATA主机控制器设计　30212.2.1　ATA主机控制器总体构架　30212.2.2　atahost_controller设计　30412.2.3　PIO 时序控制器atahost_pio_tctrl设计　30712.2.4　运行计数器模块ro_cnt设计　31012.2.5　atahost_wb_slave设计　31112.3　ATA主机控制器Testbench设计　31712.3.1　ATA主机控制器Testbench总体构架　31712.3.2　ATA设备ata_device设计　31712.3.3　io_test1 Task设计　32112.3.4　io_test2 Task设计　32312.3.5　int_test Task设计　32712.3.6　rst_test Task设计　32912.3.7　test_bench_top 设计　33012.3.8　ATA主机控制器Testbench执行结果及仿真波形　332第13章　8位RISC-CPU实例　33513.1　RISC-CPU介绍　33513.1.1　RISC-CPU基本构架　33513.1.2　RISC-CPU的功能及模块的划分　33613.2　RISC-CPU设计　33613.2.1　RISC-CPU总体构架　33613.2.2　算术逻辑单元alu设计　33913.2.3　可选扩展模块exp设计　34013.2.4　指令译码器idec设计　34213.2.5　寄存器文件regs设计　34513.2.6　可编程存储器pram设计　34613.2.7　cpu设计　34713.3　RISC-CPU Testbench设计　35813.3.1　RISC-CPU Testbench总体构架　35813.3.2　RISC-CPU Task设计　35913.3.3　RISC-CPU Testbench 顶层设计　36313.3.4　RISC-CPU Testbench执行结果及仿真波形　364缩略语　366参考文献　368   http://click.linktech.cn/?m=dangdang&a=A100024120&l=99999&l_type2=0&u_id=simg&tu=http://product.dangdang.com/images/bg_point1.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" /> 去网上购物http://click.linktech.cn/?m=joyo&a=A100059621&l=99999&u_id=simg&l_type2=0&tu=http://images.amazon.cn/a/az-detail_star-fen.gifHDL程序设计实例详解》" TITLE="《Verilog HDL程序设计实例详解》" />