POWER MOSFET又称DMOS（double diffused mos）在发展之前，唯一较高速、低中功率元件只有双载子功率电晶体（POWER BJT），此元件为达至一大电流的应用，因此兴传统MOS不同的是其电流流向为垂直方向流动。

虽然BJT可达到相当高的电流和耐压额定，但它相对较高的基极驱动电流欲使周边的线路设计点的相当困难，再加上他容易发生二次崩溃，以及负崩溃温度系数导致很难平行化此元件。基于这种缺点、POWER MOS在70年代发展之后就很的取代了BJT，POWER MOS不但没有BJT的缺点，且在TURN-OFF也没有少数载子的存在，使得操作速度可以更快，且具有很大的安全操作范围，种种优势使得POWER MOS成为许多应用上的主要元件。

Power MOSFET的结构

所谓功率MOS就是要承受大功率，换言之也就是高电压、大电流。我们结合一般的低压MOSFET来讲解如何改变结构实现高压、大电流。

1) 高电压：一般的MOSFET如果Drain的高电压，很容易导致器件击穿，而一般击穿通道就是器件的另外三端(S/G/B)，所以要解决高压问题必须堵死这三端。Gate端只能靠场氧垫在Gate下面隔离与漏的距离(Field-Plate)，而Bulk端的PN结击穿只能靠降低PN结两边的浓度，而最讨厌的是到Source端，它则需要一个长长的漂移区来作为漏极串联电阻分压，使得电压都降在漂移区上就可以了。

2) 大电流：一般的MOSFET的沟道长度有Poly CD决定，而功率MOSFET的沟道是靠两次扩散的结深差来控制，所以只要process稳定就可以做的很小，而且不受光刻精度的限制。而器件的电流取决于W/L，所以如果要获得大电流，只需要提高W就可以了。

所以上面的Power MOSFET也叫作LDMOS (Lateral Double diffusion MOS)。

虽然这样的器件能够实现大功率要求，可是它依然有它固有的缺点，由于它的源、栅、漏三端都在表面，所以漏极与源极需要拉的很长，太浪费芯片面积。而且由于器件在表面则器件与器件之间如果要并联则复杂性增加而且需要隔离。所以后来发展了VDMOS(Vertical DMOS)，把漏极统一放到Wafer背面去了，这样漏极和源极的漂移区长度完全可以通过背面减薄来控制，而且这样的结构更利于管子之间的并联结构实现大功率化。但是在BCD的工艺中还是的利用LDMOS结构，为了与CMOS兼容。

再给大家讲一下VDMOS的发展及演变吧，最早的VDMOS就是直接把LDMOS的Drain放到了背面通过背面减薄、Implant、金属蒸发制作出来的(如下图)，他就是传说中的Planar VDMOS，它和传统的LDMOS比挑战在于背面工艺。但是它的好处是正面的工艺与传统CMOS工艺兼容，所以它还是有生命力的。但是这种结构的缺点在于它沟道是横在表面的，面积利用率还是不够高。

再后来为了克服Planar DMOS带来的缺点，所以发展了VMOS和UMOS结构。他们的做法是在Wafer表面挖一个槽，把管子的沟道从原来的Planar变成了沿着槽壁的vertical，果然是个聪明的想法。但是一个馅饼总是会搭配一个陷阱(IC制造总是在不断trade-off)，这样的结构天生的缺点是槽太深容易电场集中而导致击穿，而且工艺难度和成本都很高，且槽的底部必须绝对rouding，否则很容易击穿或者产生应力的晶格缺陷。但是它的优点是晶饱数量比原来多很多，所以可以实现更多的晶体管并联，比较适合低电压大电流的application。