verilog中的整型数值表示
(2011-03-01 20:18:24)
标签:
verilog整数型杂谈 |
分类: Verilog |
整数型常量
- <size>:用于指定二进制位宽,未指定位宽则默认位宽至少为32位。
-
<'base_format>:单引号不能省略;
-
'与base_format之间 可以 加 s(S) 表示该数是有符号数(signed); -
'与base_format之间 不可以 加 空格
verilog中 负数都按 二进制补码 形式存储和处理的。
前一篇:Verilog赋值运算