加载中…
博文
特色博文
FPGA/CPLD(19)

常用verilog语法之 --- 模块的结构

2008-06-24 10:46

  

新浪BLOG意见反馈留言板　欢迎批评指正

新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 产品答疑

Copyright © 1996 - 2022 SINA Corporation, All Rights Reserved

新浪公司 版权所有