加载中…
评论
加载中…
留言
加载中…
博文

一、模块划分概述

模块划分,顾名思义是指模块的划分。但是,明德扬提出的模块划分,是广义的“模块划分”。后续所提及的“模块划分”,不单单指模块的划分,还包括模块划分好后,模块的端口及模块之间数据流向的确定。

 

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 

本模板:明德扬首创全新FPGA设计技巧--至简设计法,教你如何一步一步去完成一个复杂电路的设计,里面很多有实用技巧,熟练运用这些技巧,有助于你写出非常优秀的FPGA设计代码。非常简洁易读,欢迎比较。

 

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 

本案例:明德扬首创全新FPGA设计技巧--至简设计法,教你如何一步一步去完成一个复杂电路的设计,里面很多有实用技巧,熟练运用这些技巧,有助于你写出非常优秀的FPGA设计代码。非常简洁易读,欢迎比较。


 

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 

BCD译码是指将二进制数,转换成BCD格式。如当cnt_s值为10时,也就是8’b00001010,转换成个位值为4’b0000,十位值为4’b0001。这个转换过程就是BCD译码。


 

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 

一、功能描述

本工程实现DDS直接数字式频率合成器,利用正弦波相位线性增加的特点,产生正弦波和余弦波。本工程主要由3部分组成:相位累加器,相位幅度转换,数模转换器DAC(FPGA外部实现)。其中,相位累加器的高10比特用于ROM的索引地址

 

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 

一、功能描述

FIR滤波器,即有限脉冲响应滤波器,顾名思义,是指单位脉冲响应的长度是有限的滤波器。而根据FIR滤波器的结构形式,分为直接型、级联型、频率取样型和快速卷积型。其中直接型又可以采用串行结构、并行结构、分布式结构。本案例实现了具有线性相位的半串行结构的FIR滤波器。

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 
(2017-04-12 17:45)

一、功能描述

在FPGA中乘法器占用的资源比较多,所以为了想办法尽可能减少这一资源,本案例采用了三个实数乘法器完成四个实数乘法器才能完成的复数乘法。

 

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 
(2017-04-12 17:29)

一、功能描述

流水线功

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 

一、功能描述

在两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。

 

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 

一、   功能描述

Quartus II ISE中都有加法器的IP core

阅读  ┆ 评论  ┆ 转载 ┆ 收藏 
  

新浪BLOG意见反馈留言板 不良信息反馈 电话:4006900000 提示音后按1键(按当地市话标准计费) 欢迎批评指正

新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 会员注册 | 产品答疑

新浪公司 版权所有