随着通信技术的发展，手持无线射频电路技术运用越来越广，如：无线寻呼机、手机、无线PDA等，其中的射频电路的性能指标直接影响整个产品的质量。这些掌上产品的一个最大特点就是小型化，而小型化意味着元器件的密度很大，这使得元器件(包括SMD、SMC、裸片等)的相互干扰十分突出。电磁干扰信号如果处理不当，可能造成整个电路系统的无法正常工作，因此，如何防止和抑制电磁干扰，提高电磁兼容性，就成为设计射频电路PCB时的一个非常重要的课题。同一电路，不同的PCB设计结构，其性能指标会相差很大。本讨论采用Protel99 SE软件进行掌上产品的射频电路PCB设计时，如果最大限度地实现电路的性能指标，以达到电磁兼容要求。
1 板材的选择
印刷电路板的基材包括有机类与无机类两大类。基材中最重要的性能是介电常数εr、耗散因子(或称介质损耗)tanδ、热膨胀系数CET和吸湿率。其中εr影响电路阻抗及信号传输速率。对于高频电路，介电常数公差是首要考虑的更关键因素，应选择介电常数公差小的基材。
2 PCB设计流程
由于Protel99 SE软件的使用与Protel 98等软件不同，因此，首先简要讨论采用Protel99 SE软件进行PC
二是芯片的处理速度。为运行各种互动业务，机顶盒主芯片的处理能力变得越来越重要。目前高清机顶盒的处理速度高达800MIPS～1000MIPS。
三是操作系统向Linux转换。以前，许多芯片企业都开发自己专有的嵌入式操作系统，但这些专有系统对互动业务的支持能力相对较弱。因此，一些芯片企业正在向Linux平台转换。
四是芯片企业正将芯片平台底层的驱动和上层的应用层软件做更为清晰的界定，以便客户可以不断加入新的应用。
通过烧断单片机管脚来实现加密的两种方法
目前使用烧断管脚加密的方法非常流行，也称为OTP加密方法，一但烧断了芯片的管脚，尤其是编程的管脚，那么单片机就无法读写和擦除了。
第一种方法：使用专用编程器
目前烧管脚比较好的编程器是润飞系列编程器，目前最新版是RF-3148，但是有个局限就是只能对89C系列的进行烧管脚加密，好处就是操作简单。
第二种方法：电压型烧断：
工具：使用15V电源串47~470欧小电阻（不能太小），并联一路串二极管保护的发光管，发光管限流后接Vcc或Gnd(极性不同），接一探针。
再使用-15V电源，电源的地接IC的Vcc,至发光管亮，注意极性为负极性！
目的是击穿Pin的Pmos管（即上拉管）；再用5V电源，直接加在待烧Pin上，再次把已短路的Pmos,烧开路。
使用+15V电源，把探针点在待烧管脚至发光管亮，注意不能超过3秒，否则IC会损坏。发光管亮说明Pin的输出Nmos（即下拉管)击穿;再用5V电源烧开路。
就OK啦，这个Pin将永远失效了！！
过程：电压烧坏Pmos—电流烧坏Pmos—电压烧坏Nmos—电流烧坏Nmos
如此烧断后，一般的解密者就很难判断那个口被烧断了。
说明：E
龙人计算机-芯片解密技术研究中心是目前国内最具技术实力和影响力的IC与软件解析的反向研究机构,拥有国际领先的系列技术解析设备、专用的算法解析软件、和技术精湛的专业研发团队，在MCU/CPLD/SPLD/PLD芯片解密(IC解密)技术领域积累了丰富的研发经验,同时也一直专注加密芯片功能的设计和软件算法的研究与算法的实现，如：des加密、对称加密、md5加密等加解密算法的研究，及其与硬件功能的实现、系统软件的开发和芯片底层驱动的设计的嵌套等,已拥有诸多的经典案例。
我们的网站：http://www.icinf.com
联系人:江小姐
电话:0755-83757070,0755-83676369
E-mail:jiemiic@126.com
在线咨询:
芯片解密、单片机解密是否存在风险？
关键词:芯片解密 单片机解密
这个是我们和客户都非常关心的问题，我们都希望快速的一次性解密成功，但是由于解密不是个非常简单的劳工，遇到的各种不可预见的问题很多，即使是同样的芯片，使用设计者采用的不同加密手段，需要解密的手段也需要不同。我们下面结合我们解密的经验，详细谈谈这些可能。
单片机解密存在失败的概率，从我们解密的经验来看，按概率来讲，大概存在1％单片机解密的失败概率，存在0.3％的损坏母片的概率。所以我们不保证100％解密成功，也不保证100％不破坏母片，请客户慎重考虑这种风险。
但是我们对解密失败的原因进行了认真总结(下面写了一些，有些涉及核心技术的我们没有列出），并尽量采用了降低这种概率的一系列办法，目前失败的概率愈来愈低，并且我们承诺失败不收客户任何费用。下面分析解密失败的原因和损坏母片的可能性问题。
单片机解密失败的原因：
1.DECAP存在失败的可能(这种占解密失败原因的绝大部分）：
A.过腐蚀，PAD腐蚀坏，外部不能读出程序
B.芯
芯片设计一次性成功的重要性
文章整理: http://www.icinf.com
由于IC芯片成本提高和产品周期缩短，芯片开发者正致力于芯片设计的一次性成功。在芯片的设计过程中，制造商正在使用一些方法帮助设计者理解和实现面向制造(DFM)的设计技术。他们具备芯片效果、工艺细节、制造成本方面的知识，能够给IC设计者提供指导，帮助设计者提高产量并降低芯片成本。
随着工艺技术的进步，芯片的制造成本提高了。每一次工艺结点的换代升级会带来更高密度和更高性能IC的产生，同时导致掩膜成本的增加。
延长光学平版印刷寿命需要使用光学模式校正、光学近似检查(OPC)，以及深亚微米工艺的移相掩膜(PSM)装置。这导致产生了针对180nm以下工艺(特别是对于定义最小特征尺寸的掩膜层)的非常复杂的光掩膜技术。随着工艺结点变小，晶圆加工和EDA工具的成本、设计复杂IC所需的时间也随之增加。
掩膜和设计成本的提高，使得对于复杂的芯片设计，其SoC的NRE费用达到数百万美元。逐步增加的NRE成本使得“盈亏平衡点”芯片量(芯片开发者能够补偿NRE支出的芯片量)达到更高
近日，奥托立夫选中英飞凌的功率芯片，将英飞凌作为其下一代安全带预紧系统
恩智浦半导体(NXP Semiconductors)主要业务是芯片制造，芯片设计，芯片解密等，其日前宣布，德国著名研究机构马克斯.
