加载中…
| 第 4 讲 Verilog-HDL仿真软件的基本操作 | |
|
|
|
| 4.1 建立新的工程文件 |
|
| 4.2 一个最简单的仿真实例 |
在本讲以Xilinx WebPACK 4.1 ModelSim XE Starter为例，说明仿真软件的基本操作。
4.1 建立新的工程文件
启动Xilinx WebPACK 4.1 ModelSim XE
Starter后，选中【File】菜单中的【New】菜单项，然后选择【Project】选项。如图1所示。
图1 建立一个新的工程文件
单击后，在弹出的对话框内适当填写工程文件名，如图2所示。单击【OK】后，一个新的工程文件就建立了。
图2 工程文件名称及位置的填写
下面，用一个"与"运算的仿真应用例子来说明ModelSim
XE仿真软件的操作过程。通过这个最简单的例子，可以基本掌握该软件的使用方法。
编辑如下两个文件
module AND2 ( A, B, OUT );
input A, B;
output OUT;
and U1 ( OUT, A, B );
endmodule
`timescale 1ns/1ns
module AND2_TEST;
reg A, B;
wire OUT;
AND2 AND2 (A, B, OUT);
initial begin
A = 0; B = 0;
#100 A = 1;
#100 A = 0; B = 1;
#100 A = 1;
#200 $finish;
end
endmodule
第一个是与门逻辑的Verilog-HDL描述，第二个是相应的顶层模块（测试程序），将这两个文件拷贝到test的目录下，如图3所示。
|
|
图3 工作目录下的文件
然后,在【Project】选项中单击鼠标右键,就弹出图4所示的快捷菜单。选中【All file to
Project...】菜单项并单击,就出现图5所示的画面。
|
|
在图5所示的【Add file to Project】对画框中，通过【Browse...】浏览路径，然后在【File Name】中填写将要添加的文件的名称。
|
|
单击【Browse...】，出现图6所示的对话框。用于选择将要增加到工程中的文件。
|
|
图6 选择将要增加的文件
如图6所示，将文件类型选中【All
Files（*.*）】选项，并选择好文件。然后，单击【打开】，就可将"*.v"文件和"*.tst"文件加载到工程文件中了。如图7所示。
|
|
图7
添加文件后的【Add file to Project】对画框
单击【OK】，就可以看到在【Project】选项卡中，出现"*.v"和"*.tst"文件了。如图8所示。
|
|
顶