加载中…
个人资料
蓝人
蓝人
  • 博客等级:
  • 博客积分:0
  • 博客访问:148,017
  • 关注人气:61
  • 获赠金笔:0支
  • 赠出金笔:0支
  • 荣誉徽章:
相关博文
推荐博文
谁看过这篇博文
加载中…
正文 字体大小:

全志R16_PCB检查表资料下载

(2019-01-08 17:19:30)
标签:

全志

r16

全志R16 PCB Checklist
1. CPU&BESIDE CPU
PCB
注意 PCB 的叠层结构是否合理,如 CPU 放在 L1层,那么L2层必须定义为 GND 层。
主控底部电源和 GND 条件允许建议一个 BALL 一个过孔,至少要满足两个 BALL 一个过孔。
24MHz 晶体下方,表层及第二层禁止其他网络走线,GNDPAD 通过过孔到主地,时钟线走类差分线到 AP,晶振区域需包地。建议使用4脚带屏蔽壳的晶振。
32.768KHz 晶体,若使用圆柱体封装,金属外壳请接地。
每个去耦电容的电源和地都有独立接电源的过孔和接地的过孔。

Place ment
所有电源滤波电容,请尽量靠近对应 BGA BALL 放置。单面摆件时,电容距离 AP 按从小到大排布,尽量靠近 AP。如有条件,放在 AP 的背面。
晶体的应匹配电容,尽量靠近晶体摆放。晶体尽量靠近IC 摆放,避免晶体走线过长。

2. DRAM
PCB
LAYOUT 注意事项请参考 DDR 模板及模板中的 DDR Layout checklist
参考层要求——不能有信号线的参考层被割断的现象,尽量少出现连续的过孔打断信号线的参考层

Place ment
主控和DRAM端VCC-DRAM去耦电容应靠近各自的VCC-DRAMball 摆放,如果 PCB 采用双面贴,则将去耦电容摆放在各自 VCC-DRAM ball 的正下方。
主控和 DRAM 端 Dvref 去耦电容靠近各自的 Dvref ball 摆放。

3. PMIC
DCDC1和 DCDC5除了做反馈用以外,还分别是 DC1SW 和 DC5LDO的供电,注意 DCDC1和 DCDC5反馈线线宽≥30mil。
充电电路 layout 注意事项,整个通路尽量短,距离<1000mil。
为了提高电流检测精度,PCB Layout 必须注意以下几点:

1、BAT 充电路径为 PS->VIN_CHG->LX_CHG->电感->限流电阻->采样电阻->BAT,走线线宽>=60mil;限流电阻/采样电阻的引线必须从焊盘两端平行向外拉出,用20mil 从电阻焊盘引出,之后再加大线宽到>60mil;而且保证电池尽量靠近 PMIC,如下图所示:
全志R16_PCB检查表资料下载
2、BAT 放电路径为 VBT->采样电阻->外部 PMOS->PS,走线线宽>=60mil;采样电阻的引线必须从焊盘两端平行向外拉出;先用40mil从电阻焊盘引出,之后再加大线宽到>60mil;如下图所示:
全志R16_PCB检查表资料下载
3、BATSENSE、LOADSENSE 与采样电阻间的走线采用6-10mil,CHSENSEN、CHSENSEP 与限流电阻间的走线采用6-10mil;采样电阻/限流电阻的引线必须从焊盘两端平行向里拉出,如下图所示:
全志R16_PCB检查表资料下载
全志R16_PCB检查表资料下载
4、CHSENSEN 要避免受到 LX_CHG 干扰,必须通过地线作隔离,如下图所示:
全志R16_PCB检查表资料下载
为了减少干扰,必须将地层紧邻摆放 PMIC 器件的层摆放,如 PMIC及电感器件放在顶层,则地层应该放在第二层。
DCDC 和 charger 的输入端 VIN1-VIN5和 VIN_CHG 的输入滤波电容应尽量靠近输入 Pin 脚,输入通路最好先经过电容后进 Pin 脚,以达到更好的滤波效果。
DCDC 以及 VBAT-EXT 几路大电流电源如果采用铺铜方式到各供电IC 则需在输出滤波电容附近打过孔到相应的电源层,10/16mil 过孔数量不得少于5个。
USBVBUS、ACIN 的线宽>100mil。
PS、VDD-SYS、VDD-CPU、VCC-DRAM 及相应的 LX 和 VIN 的线宽>=100mil,VCC-3V0根据负载电流决定(建议40mil 以上)。
LDO 输入线宽>=60mil,输出线宽根据负载电流决定(建议20mil 以上)。
地线连接到 PMIC 底部的 PAD 时,可用较细线从 Pin 脚引出,然后再改成粗线,如下图:
全志R16_PCB检查表资料下载
PMIC 底层地平面处理:给底层尽量完整的地平面,面积尽量预留10*10mm2,能更有效的解决散热问题。如 PMIC 放在 TOP 层,那么在Bottom 层预留一块10*10mm2的铜皮。
电池放置位置尽量靠近电池连接点,尽量减小连接线的长度,并使用较粗的连接线,以减小连接线内阻和压降。
VREF 的电容要尽量靠近 Pin 脚,接地点尽量远离 DCDC,避免干扰。
电感 L1-L5靠近相应的 LX 引脚摆放。
DCDC 的输出滤波电容靠近电感 L1-L5摆放。
LDO 的输出电容靠近各自的输出引脚摆放。
采样电阻和限流电阻的滤波电容分别与采样电阻和限流电阻并行靠近摆放。

注:资料来自一牛网论坛-http://bbs.16rd.com/thread-468263-1-1.html


0

阅读 评论 收藏 转载 喜欢 打印举报/Report
  • 评论加载中,请稍候...
发评论

    发评论

    以上网友发言只代表其个人观点,不代表新浪网的观点或立场。

      

    新浪BLOG意见反馈留言板 电话:4000520066 提示音后按1键(按当地市话标准计费) 欢迎批评指正

    新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 会员注册 | 产品答疑

    新浪公司 版权所有