加载中…
正文 字体大小:

16位复数乘法器

(2017-04-12 17:45:32)
标签:

明德扬

乘法器

至简设计法

verilog

复数

分类: 明德扬---至简设计法

本案例:明德扬首创全新FPGA设计技巧--至简设计法,教你如何一步一步去完成一个复杂电路的设计,里面很多有实用技巧,熟练运用这些技巧,有助于你写出非常优秀的FPGA设计代码。非常简洁易读,欢迎比较。

一、功能描述

在FPGA中乘法器占用的资源比较多,所以为了想办法尽可能减少这一资源,本案例采用了三个实数乘法器完成四个实数乘法器才能完成的复数乘法。

本案例实现16位复数乘法器的功能。


二、平台效果图

仿真效果图

16位复数乘法器

三、实现过程


输入输出信号列表如下:

信号名

I/O

位宽

说明

clk

I

1

系统工作时钟50M

rst_n

I

1

系统复位信号,低电平有效

vld_in

I

2

输入有效指示信号

ar

I

16

输入数据ar

ai

I

16

输入数据ai

br

I

16

输入数据br

bi

I

16

输入数据bi

qr

O

32

输出数据qr

qi

O

32

输出数据qi

vld_out

O

1

输出有效指示信号


有复数pab,且p=ab,有:

p=pr+pi=ab=(ar+ai)(br+bi)

其中:

pr=arbr-aibi=ar(br+bi)-(ar+ai)bi

pi=arbi+aibr=ar(br+bi)+(ai-ar)br

以此通过增加加法,节省了一个乘法器,实现了节省乘法器的16位复数乘法。

0

阅读 评论 收藏 转载 喜欢 打印举报
已投稿到:
  • 评论加载中,请稍候...
发评论

       

    发评论

    以上网友发言只代表其个人观点,不代表新浪网的观点或立场。

      

    新浪BLOG意见反馈留言板 不良信息反馈 电话:4006900000 提示音后按1键(按当地市话标准计费) 欢迎批评指正

    新浪简介 | About Sina | 广告服务 | 联系我们 | 招聘信息 | 网站律师 | SINA English | 会员注册 | 产品答疑

    新浪公司 版权所有