(2011-12-20 14:33)
网络分析仪在高速数字领域主要有4个方面的应用：
（1）信号完整性测量
前面的文章：
(2011-12-13 22:46)
对于高速数字电路和系统，信号完整性仿真、设计和测试是关键点之一；电源完整性仿真、设计和测试是另一个关键点，而且相比信号完整性来说，更复杂，难度更大。快速而准确的仿真电源完整性至今仍然是一个待突破的课题。
电源完整性分析对象主要是电源分配网络PDN（Power Distribution
Network）。以笔记本电脑为例，AC到DC电源适配器供给计算机主板的是一个约16V的直流电源，主板上的电源分配网络要把这个16V直流电源变成各种电压的直流电源（如：+-5V,
+1.5V,
+1.8V,+1.2V等等），给CPU供电，给各个芯片供电。CPU和IC用电量很大，而且是动态耗电的，瞬时电流可能很大，也可能很小，但是电压必须平稳（即纹波和噪声必须较小），以保持CPU和IC的正常工作。这都对PDN提出了苛刻的要求。
要衡量PDN性能，只用示波器测试CPU和IC管脚的电源纹波和噪声是不够的，而且出现问题后也没有办法定位问题。要精确衡量PDN的性能，还需要测试PDN的输出阻抗（随频率变化的阻抗）和PDN的传输阻抗（也是随频率变化的阻抗），就像表征一个单端口网络或双端口网络一样去表征PDN。这就要用到网络分析仪工具。
(2011-12-12 19:53)
现在越来越多的工程师都在用4端口高性能矢量网络分析仪进行高速背板、高速数字电缆、高速连接器、高速PCB的信号完整性测量和分析。因为这些高速互连的信号速率大都高于3.125Gbps。
如果这些类型的高速互连的信号速率低于2.5Gbps，一般用差分阻抗参数即可表征，用时域反射计TDR进行测量和分析即可满足要求。但当信号速率高于3.125Gbps后，达到6.25Gbps，甚至10Gbps，甚至25Gbps后，阻抗参数模型过于简化，不足于表征高速互连性能，混合模式S参数则可以精确的像衡量微博系统一样来衡量高速互连的性能。
这时候4端口高性能网络分析仪就成为一个必不可少的工具，不论是服务器，通讯设备研发者，还是国防军工系统研发者。
这些研发工程师一般会使用各种仿真分析软件，所以很多人认为购买4端口高性能网络分析仪足够，不需要多花2万多美金购买PLTS软件，因为他们认为仿真分析软件如ADS已经具备PLTS的功能。
在仿真分析方面，仿真分析软件确实可以替代PLTS，如：TDR参数的转换，眼图/模板的仿真等。但是对于增强测试精度和便捷性方面，仿真分析软件是没
(2011-12-11 17:20)
1 开关电源原理简介
1、开关电源是一种高频开关式的能量变换电子电路，常作为设备的电源供应器，常见变换分类有：AC-DC、DC-DC
(2011-12-11 16:56)
备注：本文摘自杜吉伟的博客。一直想写一篇介绍均衡技术的文章，看到杜吉伟的文章，觉得没有必要重新写了，所以摘抄如下。
1 均衡需求背景
因为电路板材料在高频时呈现高损耗，目前的高速串行总线
速度不断演进，使得流行的电路板材料达到极限，信号速度高到一定程度后，信号到达接收机端之后，已经有较大的损耗，因此可能导致接收端无法正确还原和解码
信号，从而出现误码；如果你直接观察这个时候接收端的眼图，它可能是闭合的。因此工程师可以有两种选择，一是在设计中使用较为昂贵的电路板材料，另外是仍
然沿用现有材料，但采用某种技术补偿其损耗误差。考虑到低损耗电路板材料和线路的成本太高，我们通常都会优先选择补偿技术的做法。均衡就是这
(2011-11-25 17:11)
1、Thunderbolt超高速接口简介
美国当地时间2011年2月24日，英特尔正式发布了已经宣传数月的英特尔实验室产品代号为
图1.ThunderBolt超高速接口
“Light Peak”技术
，
并将其命名为“Thunderbolt(雷电)”。Thunderbolt技术由英特尔在2009年设计完成，并为其定名为“Light
Peak”（是Thunderbolt的研发代号），Thunderbolt的研发初衷是为了替代并统一目前电脑上数量繁多性能参差不齐的扩展接口，比如
SCSI, SATA, USB, FireWire和 PCI Express,HDMI,Displa
(2011-11-16 15:26)
图1. 90000-X示波器捕获板
图1是90000-X示波器的捕获板。90000-X示波器使用磷化铟技术，其硬件带宽可达33GHz，实时采样率可达80GSa/s，存储深度可达2GB。这些指标都达到了业界顶尖的水平。但是随着采样速率和存储深度的提升，数字信号处理能力成为一大挑战，传统的使用内置计算机的Matlab软件处理方式已经不能满足测试速度的要求。现在，90000和90000-X示波器采用FPGA硬件进行数字信号的处理，代表了示波器数字信号处理技术发展的方向。
90000和90000-X示波器的FPGA执行了如下处理，大幅度提升了示波器响应的速度；其FPGA也集成了嵌入去嵌入和精密探头校准算法，也大幅度提升了测试精度。
1、MegaZoom处理核
(2011-11-16 13:26)
传统的示波器，对于探头或连接电缆的校准，一般只提供DC校准方法，主要校准：
1）DC衰减
2）偏置
校准的过程是：
示波器内部有一个DAC信号发生器，产生不同电压的直流信号，用探头或连接电缆测试每个电压值，测出偏差，得到校准表。
也有些示波器提供Skew校准，校准的过程是：
示波器内部产生快速边沿，用探头或连接电缆测试这个快速边沿与内部快速边沿的偏差（校准时，内部的快速边沿分两路，一路连接到触发电路，一路通过校准口输出，再连接到探头和连接电缆），得到校准表。
这些校准方法都没有校准探头或连接电缆的频响。而随着示波器、探头或连接电缆的带宽的提升，探头或连接电缆的频响已经对测试结果产生了很大的影响，这些影响是不能被忽略的。
精密探头校准技术是解决探头或连接电缆频响对被测信号影响的一种方法。
下图是校准连接电缆的一个典型例子：
这个连接电缆损耗较大，校准过程中测试出的频响曲线如图1和图2中的浅蓝色曲线所示，为了得到校准后的兰色频响曲线，计算出一个校准滤波器曲线即黄色曲线。这个黄色曲线即是校准表。
(2011-07-22 09:26)
随着数字信号速率和边沿的越来越快，信号完整性设计、测试和分析给涉及数字电路和系统的产品研究和开发带来了巨大的挑战。信号完整性是运用射频微波理论解决高速数字设计问题的一门技术，是一门交叉学科。在测试分析方面，也需要把射频微波仪器和数字仪器结合起来完成。
信号完整性分析应该贯串产品开发的整个过程，以达到降低成本和一次性设计成功的目标。在产品设计的早期，我们可以从已有的模型数据库调用模型进行预仿真分析，得出设计的一些规则以指导器件选型和布局、布线设计。在布线完成后，可以进行一些后仿真以验证布局布线的设计是否满足设计规则。当加工好的板子回来后，可以进行互连的无源测试，验证互连的性能。装配好器件后，还需要进行原型机的信号完整性测试验证，同时与前期的仿真分析形成闭环，已指导未来的设计或其他产品的开发。
(2011-05-25 11:00)
现在有许多公司和单位，正在进行PCIe 3.0 主板的研发，进行PCIe 3.0
Tx信号品质的一致性测量和Rx接收性能的一致性测量是PCIe 3.0
系统研发所必不可少的一步。本文基于2011年5月Intel在上海举办的PCIe 3.0 Workshop的方法，介绍PCIe 3.0
Tx 信号品质一致性测试方法和步骤。另一篇博文再介绍PCIe 3.0 Rx接收性能的一致性测试方法和步骤。
-------------------------------------------------------------------------------------------------
一、PCIe 3.0 Tx一致性测试点
1、PCIe 3.0 Tx一致性测试点定义在连接器处
2、虽然测试的是Tx，但是通过在接收芯片Rx处的信号品质来判断Tx是否满足规范要求，所以测试时需要嵌入插卡Add-in
Card（对于主板Motherboard测试来说）或主板（对于Add-in
Card测试来说）上的传输通道和接收芯片封装的影响，同时需要分析软件内嵌均衡算法，得出![]()
PCIe
3.0的信号经过芯片封装、主板、连接器、插卡、封装、均衡器（这是针对主板测试；针对插卡测试则是：封装、插卡、连接器、主板、封装、均衡器）传输通道后的波形。
测试时，
加载中…
